当前位置: IC37首页 > IC资料库

DS1302时钟计数RAM暂存器数据存储图解

DS1302摘要:31×8的RAM暂存器数据存储 串行I / O最小引脚数  2.0-5.5V全面运作使用不到300 nA在2.0V 单字节或多字节(突发模式) 数据传输读取或时钟写入或RAM中的数据 8引脚DIP或可选的8引脚SOIC封装的表面贴装 简单的3线接口  TTL兼容(VCC=5V) 可选的工业温度范围 -40°C至+85°C  DS1202兼容

DS1302通过一个简单的串行接口与微处理器通信。实时时钟/日历提供秒,分,小时,星期,日期,月份和年份信息。本月的日期到底是自动个月少于31天,包括闰年的修正调整。时钟可以工作在24小时或12小时格式,带AM / PM指示。

只有三线都需要与时钟/ RAM通信:(1)RST(复位),(2)的I / O(数据线),和(3)SCLK(串行时钟)。数据可以被转移到和从时钟/ RAM的1字节的时间或在一个突发的最多31个字节。 DS1302的设计工作在非常低的功耗,并保留对小于1微瓦的数据和时钟信息。

CC1 CC1提供低功耗运行在单电源和电池供电系统以及低功耗的备用电池。在使用涓流充电器系统,可再充电的能量源连接到管脚。

X1,一个标准的32.768 kHz的石英晶体X2连接。内部振荡器是专为操作具有6 pF的指定负载电容的晶体。如需晶体选择和晶体布局的考虑的更多信息,请参阅应用笔记58,“水晶思考与达拉斯实时时钟。”DS1302也可以由外部32.768 kHz振荡器驱动。在这种配置中,X1引脚连接到外部振荡器信号和X2引脚浮动。

RST接通控制逻辑,允许访问到移位寄存器的地址/命令序列。第二,RST信号提供端接无论是单字节或多个字节的数据传输的方法。

以下八个SCLK周期即输入一个写入命令字节,数据字节被输入的下一个8 SCLK周期的上升沿。额外的SCLK周期应被忽略不慎发生。

以下的8个SCLK周期的输入读命令字节,数据字节是下一个8个SCLK周期的下降沿输出。注意,第一个数据位被传输发生在第一个下降沿之后的命令字节的最后一位被写入。附加SCLK周期将重新发送数据字节应不慎发生,只要RST保持高电平。此操作允许连续突发模式读的能力。此外,I / O引脚为三态时每个SCLK上升沿。数据输出位0??开始。

时钟/日历包含在7读/写寄存器,如图4所示。包含在时钟/日历寄存器中的数据是二进制编码的十进制格式(BCD)。

位秒寄存器7被定义为时钟暂停标志。当此位被设置为逻辑1,时钟振荡器停止,DS1302被放置到一个低功耗待机模式以小于100纳安一个漏电流。当位被写入逻辑0时,时钟将启动。在初始状态,电源没有被定义。

位时间寄存器7定义为12 - 或24小时模式选择位。当高,12小时模式被选中。在12小时模式,位5是AM / PM位为逻辑高电平表示PM。在24小时模式,位5是第二个10小时位(20 - 23小时)。

位控制寄存器7是写保护位。第7位(0 - 6)被强制为0,读出时总是读为0。之前任何写操作的时钟或RAM,位7必须为0。当高,写保护位防止写操作任何其他寄存器。在初始状态,电源没有被定义。因此,WP位应试图写入到设备之前被清除。

如果写保护位被设置为高时指定一个写时钟/日历突发模式时,没有数据传输会发生任何的八个时钟/日历寄存器(包括控制寄存器)。涓流充电器是不是在突发模式访问。

在读时钟脉冲串的开始,当前时间被转移到第二组寄存器。时间信息从这些次级寄存器读取,而时钟可能会继续运行。这消除了需要在读重新读取的寄存器的情况下的主要寄存器的更新的。

RAM的命令字节指定突发模式操作。在这种模式下,31 RAM寄存器可以连续读出或写入(参见图4)与位地址0的0开始。

注:本设备的部分修订可能与从已知的勘误表公布的规格。任何设备的多个版本可以同时可以通过不同的销售渠道。有关设备的勘误表的信息,请点击这里:www.maxim-ic.com/errata。

接口的DS1302与微处理器是通过使用同步串行通信简化。只有三线都需要与时钟/ RAM通信:CE,I / O(数据线),和SCLK(串行时钟)。数据可以被转移到和从时钟/ RAM的1字节的时间或在一个突发的最多31个字节。 DS1302的设计工作在非常低的功耗,并保留对小于1μW数据和时钟信息。

对于标准32.768KHZ石英晶体连接。内部振荡器是专为操作具有的6pF指定负载电容的晶体。

DS1302也可以由外部32.768kHz振荡器驱动。在这种配置中,X1引脚连接到外部振荡器信号和X2引脚浮动。

输入。 CE信号必须在读或写断言高。引脚有一个内部40kΩ(典型值)下拉电阻到地。注:简称CE为RST以前的数据表的修改。引脚的功能并没有改变。

输入/推挽输出。在I / O引脚是双向数据引脚为3-wire接口。引脚有一个内部40kΩ(典型值)下拉电阻到地。

电源备用电池。在使用涓流充电器系统,可再充电的能量源连接到管脚。 UL确认,以确保免受反向充电电流的锂电池使用时。

DS1302采用外接32.768kHz晶体。振荡器电路不需要任何外部电阻或电容来操作。表1指定了几个晶体参数为外部晶体。图2示出了振荡器电路的功能示意图。如果使用晶体具有规定特性,启动时间通常小于一秒。

在时钟的精确度取决于晶体的精度和振荡器电路的容性负载和容性负载的量,晶体微调之间的匹配的准确度。附加误差而引起的温度变化晶体频率漂移加入。耦合到振荡电路外部电路的噪声可能会导致运行速度快的时钟。图3示出了用于分离从噪声晶体振荡器和一个典型的PC板布局。请参考应用笔记58:晶体思考达拉斯实时时钟详细信息。

驾驶CE输入为高电平时将所有的数据传输。 CE输入有两个功能。首先,CE接通控制逻辑,允许访问移位寄存器的地址/命令序列。其次,CE信号提供端接无论是单字节或多字节CE数据传输的方法。

以下八个SCLK周期即输入一个写入命令字节,数据字节被输入的下一个8 SCLK周期的上升沿。额外的SCLK周期应被忽略不慎发生。数据输入位0开始。

以下的8个SCLK周期的输入读命令字节,数据字节是下一个8个SCLK周期的下降沿输出。注意,第一个数据位被传输发生在第一个下降沿之后的命令字节的最后一位被写入。附加SCLK周期将重新发送数据字节应不慎发生,只要行政长官仍然很高。此操作允许连续突发模式读的能力。另外,在I / O引脚在每个SCLK上升沿三态。数据输出位0??开始。

当写在突发模式时钟寄存器中,前八个寄存器必须按顺序写为要传输的数据。然而,在写作到RAM突发模式时,它是没有必要写所有31个字节来传输数据。被写入每个字节将被转移到RAM不顾一切31字节无论是书面还是不行。

通过读取相应的寄存器字节获得的时间和日历信息。表2示出RTC寄存器。时间和日历设置或初始化通过写相应的寄存器字节。时间和日历寄存器的内容是在二进制编码的十进制(BCD)格式。

一天的星期寄存器增量在午夜。对应的星期几的值是用户定义的,但必须是连续的(也就是说,如果1等于星期日,则2等于星期一,依此类推)。不合逻辑的时间和日期项导致未定义操作。

当读取或写入时间和日期寄存器,次级(用户)缓冲区用来防止错误的时候内部寄存器更新。当读数的时间和日期寄存器,用户缓冲区同步到内部寄存器CE的上升沿。

DS1302可以在任一12小时或24小时模式下运行。位时间寄存器7被定义为12or24小时模式选择位。当高,12小时模式被选中。在12小时模式,位5是AM / PM位为逻辑高电平表示PM。在24小时模式,位5是第二个10小时位(20-23小时)。小时的数据必须被重新初始化时的12/24位被改变。

位秒寄存器7被定义为时钟停止(CH)标志。当此位被设置为逻辑1,时钟振荡器停止,DS1302被放置到一个低功耗待机模式以小于100nA的电流消耗。当位被写入逻辑0时,时钟将启动。在初始上电状态是没有定义。

位控制寄存器7是写保护位。第7位(0到6)被强制为0,读0读取时。之前任何写操作的时钟或RAM,位7必须为0。当高时,写保护位防止写操作任何其他寄存器。在初始上电状态是没有定义。因此,WP位应试图写入到设备之前被清除。

二极管和电阻的选择是由用户根据所需的电池或超级电容充电的最大电流来确定。最大充电电流可以计算出在下面的例子。

时钟/日历命令字节指定突发模式操作。在这种模式下,第一8时钟/日历寄存器可以被连续地读出或写入(见表2)开始位地址0的0。

如果写保护位被设置为高时指定一个写时钟/日历突发模式时,没有数据传输会发生任何的八个时钟/日历寄存器(包括控制寄存器)。涓流充电器是不是在突发模式访问。

在读时钟脉冲串的开始,当前时间被转移到第二组寄存器。时间信息从这些次级寄存器读取,而时钟可能会继续运行。这消除了需要在读重新读取的寄存器的情况下的主要寄存器的更新的。

RAM的命令字节指定突发模式操作。在这种模式下,31 RAM寄存器可以连续读出或写入(见表2)开始位地址0的0。

32.768kHz晶体可以通过引脚2和3(X1,X2)直接连接至DS1302。所选择的用于晶体应具有的6pF指定负载电容(C)。如需晶体选择和晶体布局考虑的更多信息,请参考应用笔记58:晶体思考达拉斯实时时钟。

超越“绝对最大额定值”,就可能造成永久性损坏设备。这些压力额定值只,器件在这些或超出了规范的业务部门所标明的任何其他条件是不是暗示。暴露在绝对最大额定值长时间条件下可能影响器件的可靠性。

没有电路专利许可。马克西姆/达拉斯半导体公司保留更改和规格,恕不另行通知在任何时间的权利。

Maxim的标志是Maxim集成产品,Inc的注册商标。达拉斯的标志是达拉斯半导体公司的注册商标。

接口的DS1302与微处理器是通过使用同步串行通信简化。只有三线都需要与时钟/ RAM通信:CE,I / O(数据线),和SCLK(串行时钟)。数据可以被转移到和从时钟/ RAM的1字节的时间或在一个突发的最多31个字节。 DS1302的设计工作在非常低的功耗,并保留对小于1μW数据和时钟信息。

对于标准32.768kHz石英晶体连接。内部振荡器是专为操作具有的6pF指定负载电容的晶体。

DS1302也可以由外部32.768kHz振荡器驱动。在这种配置中,X1引脚连接到外部振荡器信号和X2引脚浮动。

输入。 CE信号必须在读或写断言高。引脚有一个内部40kΩ(典型值)下拉电阻到地。注:简称CE为RST以前的数据表的修改。引脚的功能并没有改变。

输入/推挽输出。在I / O引脚是双向数据引脚为3-wire接口。引脚有一个内部40kΩ(典型值)下拉电阻到地。

电源备用电池。在使用涓流充电器系统,可再充电的能量源连接到管脚。 UL确认,以确保免受反向充电电流的锂电池使用时。

DS1302采用外接32.768kHz晶体。振荡器电路不需要任何外部电阻或电容来操作。表1指定了几个晶体参数为外部晶体。图1示出了振荡器电路的功能示意图。如果使用晶体具有规定特性,启动时间通常小于一秒。

在时钟的精确度取决于晶体的精度和振荡器电路的容性负载和容性负载的量,晶体微调之间的匹配的准确度。附加误差而引起的温度变化晶体频率漂移加入。耦合到振荡电路外部电路的噪声可能会导致运行速度快的时钟。图2显示了隔离噪音的晶体和振荡器一个典型的PC板布局。请参考应用笔记58:晶体思考达拉斯实时时钟详细信息。

驾驶CE输入为高电平时将所有的数据传输。 CE输入有两个功能。首先,CE接通控制逻辑,允许访问移位寄存器的地址/命令序列。其次,CE信号提供端接无论是单字节或多字节CE数据传输的方法。

以下八个SCLK周期即输入一个写入命令字节,数据字节被输入的下一个8 SCLK周期的上升沿。额外的SCLK周期应被忽略不慎发生。数据输入位0开始。

以下的8个SCLK周期的输入读命令字节,数据字节是下一个8个SCLK周期的下降沿输出。注意,第一个数据位被传输发生在第一个下降沿之后的命令字节的最后一位被写入。附加SCLK周期将重新发送数据字节应不慎发生,只要行政长官仍然很高。此操作允许连续突发模式读的能力。另外,在I / O引脚在每个SCLK上升沿三态。数据输出位0??开始。

当写在突发模式时钟寄存器中,前八个寄存器必须按顺序写为要传输的数据。然而,在写作到RAM突发模式时,它是没有必要写所有31个字节来传输数据。被写入每个字节将被转移到RAM不顾一切31字节无论是书面还是不行。

通过读取相应的寄存器字节获得的时间和日历信息。表3示出RTC寄存器。时间和日历设置或初始化通过写相应的寄存器字节。时间和日历寄存器的内容是在二进制编码的十进制(BCD)格式。

一天的星期寄存器增量在午夜。对应的星期几的值是用户定义的,但必须是连续的(也就是说,如果1等于星期日,则2等于星期一,依此类推)。不合逻辑的时间和日期项导致未定义操作。

当读取或写入时间和日期寄存器,次级(用户)缓冲区用来防止错误的时候内部寄存器更新。当读数的时间和日期寄存器,用户缓冲区同步到内部寄存器CE的上升沿。

DS1302可以在任一12小时或24小时模式下运行。位时间寄存器7被定义为12or24小时模式选择位。当高,12小时模式被选中。在12小时模式,位5是AM / PM位为逻辑高电平表示PM。在24小时模式,位5是第二个10小时位(20-23小时)。小时的数据必须被重新初始化时的12/24位被改变。

位秒寄存器7被定义为时钟停止(CH)标志。当此位被设置为逻辑1,时钟振荡器停止,DS1302被放置到一个低功耗待机模式以小于100nA的电流消耗。当位被写入逻辑0时,时钟将启动。在初始上电状态是没有定义。

位控制寄存器7是写保护位。第7位(0到6)被强制为0,读0读取时。之前任何写操作的时钟或RAM,位7必须为0。当高时,写保护位防止写操作任何其他寄存器。在初始上电状态是没有定义。因此,WP位应试图写入到设备之前被清除。

二极管和电阻的选择是由用户根据所需的电池或超级电容充电的最大电流来确定。最大充电电流可以计算出在下面的例子。

时钟/日历命令字节指定突发模式操作。在这种模式下,第一8时钟/日历寄存器可以被连续地读出或写入(见表3)起始位地址0的0。

如果写保护位被设置为高时指定一个写时钟/日历突发模式时,没有数据传输会发生任何的八个时钟/日历寄存器(包括控制寄存器)。涓流充电器是不是在突发模式访问。

在读时钟脉冲串的开始,当前时间被转移到第二组寄存器。时间信息从这些次级寄存器读取,而时钟可能会继续运行。这消除了需要在读重新读取的寄存器的情况下的主要寄存器的更新的。

RAM的命令字节指定突发模式操作。在这种模式下,31 RAM寄存器可以连续读出或写入(见表3)起始位地址0的0。

32.768kHz晶体可以通过引脚2和3(X1,X2)直接连接至DS1302。所选择的用于晶体应具有的6pF指定负载电容(C)。如需晶体选择和晶体布局考虑的更多信息,请参考应用笔记58:晶体思考达拉斯实时时钟。

超越“绝对最大额定值”,就可能造成永久性损坏设备。这些压力额定值只,器件在这些或超出了规范的业务部门所标明的任何其他条件是不是暗示。暴露在绝对最大额定值长时间条件下可能影响器件的可靠性。

没有电路专利许可。马克西姆/达拉斯半导体公司保留更改和规格,恕不另行通知在任何时间的权利。

Maxim的标志是Maxim集成产品,Inc的注册商标。达拉斯的标志是达拉斯半导体公司的注册商标。

只有三线都需要与时钟/ RAM通信:(1)RST(复位),(2)的I / O(数据线),和(3)SCLK(串行时钟)。数据可以被转移到和从时钟/ RAM的1字节的时间或在一个突发的最多31个字节。 DS1302的设计工作在非常低的功耗,并保留对小于1微瓦的数据和时钟信息。

CC1 CC1提供低功耗运行在单电源和电池供电系统以及低功耗的备用电池。在使用涓流充电器系统,可再充电的能量源连接到管脚。

X1,一个标准的32.768 kHz的石英晶体X2连接。内部振荡器是专为操作具有6 pF的指定负载电容的晶体。如需晶体选择和晶体布局的考虑的更多信息,请参阅应用笔记58,“晶体思考与实时时钟。”DS1302也可以由外部32.768 kHz振荡器驱动。在这种配置中,X1引脚连接到外部振荡器信号和X2引脚浮动。

RST接通控制逻辑,允许访问到移位寄存器的地址/命令序列。第二,RST信号提供端接无论是单字节或多个字节的数据传输的方法。

以下八个SCLK周期即输入一个写入命令字节,数据字节被输入的下一个8 SCLK周期的上升沿。额外的SCLK周期应被忽略不慎发生。

以下的8个SCLK周期的输入读命令字节,数据字节是下一个8个SCLK周期的下降沿输出。注意,第一个数据位被传输发生在第一个下降沿之后的命令字节的最后一位被写入。附加SCLK周期将重新发送数据字节应不慎发生,只要RST保持高电平。此操作允许连续突发模式读的能力。此外,I / O引脚为三态时每个SCLK上升沿。数据输出位0??开始。

时钟/日历包含在7读/写寄存器,如图4所示。包含在时钟/日历寄存器中的数据是二进制编码的十进制格式(BCD)。

位秒寄存器7被定义为时钟暂停标志。当此位被设置为逻辑1,时钟振荡器停止,DS1302被放置到一个低功耗待机模式以小于100纳安一个漏电流。当位被写入逻辑0时,时钟将启动。在初始状态,电源没有被定义。

位时间寄存器7定义为12 - 或24小时模式选择位。当高,12小时模式被选中。在12小时模式,位5是AM / PM位为逻辑高电平表示PM。在24小时模式,位5是第二个10小时位(20 - 23小时)。

位控制寄存器7是写保护位。第7位(0 - 6)被强制为0,读出时总是读为0。之前任何写操作的时钟或RAM,位7必须为0。当高,写保护位防止写操作任何其他寄存器。在初始状态,电源没有被定义。因此,WP位应试图写入到设备之前被清除。

如果写保护位被设置为高时指定一个写时钟/日历突发模式时,没有数据传输会发生任何的八个时钟/日历寄存器(包括控制寄存器)。涓流充电器是不是在突发模式访问。

在读时钟脉冲串的开始,当前时间被转移到第二组寄存器。时间信息从这些次级寄存器读取,而时钟可能会继续运行。这消除了需要在读重新读取的寄存器的情况下的主要寄存器的更新的。

RAM的命令字节指定突发模式操作。在这种模式下,31 RAM寄存器可以连续读出或写入(参见图4)与位地址0的0开始。