A
i
4100
功能说明
CDS （共rrelated双采样）电路
通过连接CCDIN引脚连接到CCD传感器
电容。还连接REFIN引脚连接到V
SS
至A
电容。 CDS电路保持的所述预充电电压
在CCD的SHP脉搏，做了CCD像素采样
在SHD脉冲数据，相关噪声是由删除
减去从像素数据电平的预充电电压。
CDS可以选择的增益为0 ， 6.02 ， 12或-1.94dB设置
（模式3 ，注册D4和D5位） 。一个CDS增益控制
由PGA增益。建议增加CDS增益
然后增加PGA的增益，以降低噪声水平。
“ CLAMP
目标（模式2寄存器D5和D4 ） ，输入
信号（REFIN和CCDIN ）被夹住被选中。
CDS （共rrelated双采样）电路
的黑色电平的目的消除电路是控制
在PGA输入的DC电平。 ADC输出代码
在光学黑色周期可以对应于黑
级代码设立的寄存器。的黑电平码
（ 1 ） 16〜 127 LSB是可用的（默认为64 LSB ）
而OBP引脚有效黑电平取消循环
确立。在该循环中，一个作比较
ADC输出代码和黑电平之间
码，其结果控制了OBCAP的电压
电容。因此， OBCAP电压逐渐平息
和光学黑期间的信号电平
对应于所建立的值。
以下条件将重置OBCAP电容
器：
ㆍ
设置黑电平复位为“1 ”
（模式1寄存器D1 = 1）。
➀Set
在RESETN引脚为低电平
“权力
减少待机引脚或寄存器控制
直流钳位（ CCDCLP ）是允许的，而舒张压销
是低的。黑电平消可在“ ADIN
信号到PGA的“模式。黑电平为取消
可在该模式下ADCLP周期。夹紧
功能与黑电平消除功能完成
同时。
钳位电路
ㆍ
直流钳形
该CCDIN / REFIN输入端的DC电平是固定的一个
内部直流钳位电路。的C耦合的DC电平
在CDS输入CCD的信号被设置为CLPCAP由
内部直流钳位电路。钳位开关通常
接通在黑电平校正周期。该
CLPCAP引脚通过一个0.1μF的电容连接到VSS 。
ㆍ
ADIN信号钳位
钳位操作，也可用于ADIN路径。该
钳位电压是从CCDIN / REFIN信号不同
并且它可通过寄存器设置来关闭。在“ ADIN
信号到ADC的“模式时， ADCLP信号控制”钳
电路“ 。黑电平校正电路也被控制
ADCLP在“ ADIN信号， PGA ”模式
ㆍ
钳位控制
“ CLAMP
电流（模式2寄存器D7 ） 。充电电流
可以选择普通或快速夹紧。
CCD
OB
ADCLK
有效像素
消隐
BLK
OBP
CCDCLP
OUTCK
DO
0
做¡
9
数据输出
黑码
6
A1PROS [ A1 PROS CO., LTD. ]
