SX -A系列FPGA
SX -A时序模型
输入延迟
内部延迟
组合
CELL
预测
路由
延误
输出延迟
I / O模块
t
INYH
= 0.6纳秒
t
RD1
= 0.3纳秒
t
RD2
= 0.5纳秒
I / O模块
t
PD
= 1.1纳秒
t
RD1
= 0.3纳秒
t
RD4
= 0.9纳秒
t
RD8
= 1.5纳秒
I / O模块
t
DHL
= 3.9纳秒
t
DHL
= 3.9纳秒
注册
CELL
t
SUD
= 0.8纳秒
t
HD
= 0.0纳秒
ROUTED
时钟
D
Q
t
RD1
= 0.3纳秒
t
ENZL
= 1.5纳秒
t
RCKH
= 3.0纳秒
（ 100 ％负载）
t
RCO
= 0.8纳秒
注册
CELL
I / O模块
t
DHL
= 3.9纳秒
I / O模块
t
INYH
= 0.6纳秒
t
SUD
= 0.8纳秒
t
HD
= 0.0纳秒
硬线
时钟
D
Q
t
RD1
= 0.3纳秒
t
ENZL
= 1.5纳秒
t
HCKH
= 1.8纳秒
t
RCO
= 0.8纳秒
注意：
*所示为A54SX72A ， -2 ，最坏情况下的商业条件值在5V PCI标准的布局和路线。
图2-3 •
SX -A时序模型
样本路径计算
硬连线的时钟
外部设置
= (t
INYH
+ t
RD1
+ t
SUD
) – t
HCKH
= 0.6 + 0.3 + 0.8 - 1.8 = - 0.1纳秒
时钟到输出（垫到PAD ） = T
HCKH
+ t
RCO
+ t
RD1
+ t
DHL
= 1.8 + 0.8 + 0.3 + 3.9 = 6.8纳秒
路由时钟
外部设置
= (t
INYH
+ t
RD1
+ t
SUD
) – t
RCKH
= 0.6 + 0.3 + 0.8 - 3.0 = -1.3纳秒
时钟到输出（垫到PAD ） = T
RCKH
+ t
RCO
+ t
RD1
+ t
DHL
= 3.0 + 0.8 + 0.3 + 3.9 = 8.0纳秒
2 -1 4
v5.3
ACTEL [ Actel Corporation ]
