Actel的Fusion混合信号FPGA
工具。综合编程文件支持还包括，使其易于编程
大量的部件具有不同的FlashROM内容。
SRAM和FIFO
Fusion器件具有嵌入式SRAM模块以及设备的南北两侧。每
可变孔径比SRAM块是4608位大小。可用的内存配置为256 × 18 ，
512× 9 ，每千×4， 2k个×2，和4k的×1比特。各块都有独立的读写端口
可以使用不同的比特宽度的每个端口上进行配置。例如，数据可以被写入
通过一个4位的端口和读出的单个比特流。 SRAM模块可以从被初始化
闪速存储器的块或经由设备的JTAG端口（ ROM仿真模式）中，使用UJTAG宏。
此外，每一个SRAM的块具有一个嵌入的FIFO控制单元。所述控制单元允许
SRAM块被配置为同步FIFO ，而无需使用附加的核心VersaTiles 。该
FIFO的宽度和深度是可编程的。该FIFO还具有可编程几乎空
（ AEMPTY ）和几乎满（ AFULL ）除了正常的空和满的标志旗。该
嵌入式FIFO控制单元包含必要的计数器读出的生成和
写地址指针。该SRAM / FIFO模块可以通过级联创建更大的配置。
时钟资源
PLL和时钟调整电路（CCC ）
Fusion器件为设计人员提供极灵活的时钟调节功能。中的每个成员
在Fusion系列包含六个核心承诺。在这两个大家族成员，其中两个幼儿中心也
包括锁相环（PLL） ;较小的设备支持一个PLL 。
本中心块的输入是从FPGA核心或从多个输入与一个访问
专用CCC块连接。
CCC认证模块具有以下主要特点：
•
•
•
•
•
•
宽广的输入频率范围（F
IN_CCC
） = 1.5 MHz到350 MHz的
输出频率范围（F
OUT_CCC
） = 0.75 MHz到350 MHz的
通过可编程和固定延迟的时钟相位调整，从-6.275 ns至8.75纳秒
时钟偏斜最小化（PLL）的
时钟频率合成（ PLL ）
片上模拟时钟资源可用作输入：
–
–
•
•
•
100 MHz的片上RC振荡器
晶体振荡器
其他CCC规格：
内相移为0 °，90° ，180°，和270°
输出占空比= 50％ ± 1.5％的
低输出抖动。的峰 - 峰周期抖动样品时单个全局网络是
使用：
–
–
–
–
•
•
70 ps的350兆赫
90 ps的在100兆赫
180 PS在24 MHz
最坏的情况下< 2.5 ％ ×时钟周期
最大采集时间= 150微秒
5 mW的低功耗
全局时钟
Fusion器件有多个时钟域的广泛支持。除CCC和
PLL支持如上所述，有片上振荡器，以及一个全面的全球时钟
分发网络。
集成的RC振荡器产生一个100 MHz的时钟。它是在内部使用，以提供一个已知的
时钟源到快闪存储器的读写控制。它也可以被用作PLL的一个来源。
PR厉鹗M I N A RY V1 。 7
1-7
ACTEL [ Actel Corporation ]
