的ProASIC
PLUS
闪存系列FPGA
器件系列简介
的的ProASIC
PLUS
器件系列， Actel的二线
闪存的FPGA代家庭，提供了增强的
表现在爱特的ProASIC家庭。它结合了
的ASIC ，可编程的好处优点
通过非易失性闪存技术的设备。这
让工程师使用，以创建高密度系统
现有的ASIC或FPGA设计流程和工具。此外，
的的ProASIC
PLUS
家人提供了一个独特的时钟调节
电路基于两个板上锁相环（ PLL）的。
该系列提供了高达100万系统门，
用双端口SRAM高达198千比特和向上支撑
以712个用户I / O的，均提供50 MHz的PCI性能。
优势
to
该
设计师
扩展
外
性能。与基于SRAM的FPGA ，四级
路由层次简化路由，而使用Flash
技术允许所有的功能是住在上电
了。无需外部引导PROM需要支持的设备
编程。而板载的安全机制
PREVENT
ACCESS
to
该
节目
资料显示，
重新编程可在系统中进行，以支持
未来的设计迭代和现场升级。该设备的
架构减轻了ASIC移植的复杂性
在更高的用户容量。这使的ProASIC
PLUS
一个成本
在网络应用中有效的解决方案，
通信，计算机和电子设备市场。
的的ProASIC
PLUS
家庭实现其非易失性和
通过先进的基于闪存的可重编程
0.22
μm
LVCMOS过程四层金属。
标准的CMOS设计技术被用来
执行逻辑和控制功能，包括
PLL和LVPECL输入。这导致在可预见的
性能与门阵列兼容。
的的ProASIC
PLUS
架构提供粒度
堪比门阵列。设备核心包括一个
海中，瓷砖
™
。每个区域可以被配置为一个触发器，
锁存器，或三输入/单输出的逻辑函数通过
编程相应的Flash开关。该
精细粒度的组合，灵活的路由
资源和丰富的闪光灯开关允许100 ％
利用率和95％以上可路由的高度拥挤
设计。瓷砖和更大的功能是相互关联的
通过四路由层次。
嵌有双端口SRAM模块内置FIFO / RAM
控制逻辑可以具有用户定义的深度和宽度。
用户还可以选择编程为同步或
异步操作，以及奇偶世代或
检查。
独特的时钟调节电路中的每个设备
包括两个时钟调节块。每块
提供了一个PLL内核，延迟线，相移（0°和
180°） ，和时钟乘法器/除法器，以及
电路需要提供双向访问
PLL 。 PLL模块包含四个可编程
分频器允许输入时钟信号
通过大范围的因素可分为从1到64 。
时钟调节电路也延误或推进
输入参考时钟高达8纳秒（在增量
0.25纳秒） 。该PLL可以在内部配置或
外部操作过程中无需重新设计或者
重编程的一部分。除了PLL的，有
两个LVPECL差分输入对，以适应
高速时钟和数据输入。
为了支持更全面的客户需求，
较低的成本，电路板级测试， Actel公司的ProASIC
PLUS
设备完全兼容IEEE标准1149.1
用于测试访问端口和边界扫描测试架构。
对于有关的Flash FPGA的详细信息
实现，请参考
的ProASIC
PLUS
设备可在各种高
性能的塑料封装。这些包和
上面所讨论的性能特征描述于
在以下各节中更详细地。
v5.9
1-1
ACTEL [ Actel Corporation ]
