的ProASIC
PLUS
闪存系列FPGA
同步FIFO读，管道模式输出（同步流水线）
RCLK
周期开始
RDB
RDATA
老数据
新的有效数据输出
RPE
老RPE出
新RPE出
空
满
EQTH ， GETH
tECBH ， tFCBH
tRDCH
tRDCS
tTHCBH
tHCBA
tRPCA
tCMH
tCCYC
tCML
TOCA
tECBA ， tFCBA
tRPCH
TOCH
注意：
该图显示了正常的运行状态。
图2-43 •
同步FIFO读，管道模式输出（同步流水线）
表2-66 •
T
J
= 0 ℃〜110 ℃; V
DD
= 2.3 V至2.7 V的商业/工业
T
J
= -55 ° C至150° C，V
DD
= 2.3 V至2.7 V的军事/ MIL -STD- 883
符号为T
xxx
CCYC
CMH
CML
ECBA
FCBA
ECBH ， FCBH ，
THCBH
OCA
OCH
RDCH
RDCS
RPCA
RPCH
HCBA
周期
钟高相位
时钟低相位
从RCLKS新的空连接
↓
满
↓
从RCLKS访问
↓
老空，满， EQTH ， & GETH有效保持
从RCLKS时间
↓
从RCLKS新的DO接入
↑
老DO从RCLKS有效
↑
从RCLKS RDB保持
↑
RDB设置为RCLKS
↑
从RCLKS新RPE访问
↑
老RPE从RCLKS有效
↑
EQTH或RCLKS GETH访问
↓
4.5
0.5
1.0
4.0
1.0
2.0
0.75
描述
分钟。
7.5
3.0
3.0
3.0*
3.0*
1.0
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
空/满/脱粒距离年底无效
持有直到新的访问完成
笔记
注意：
*在快速循环， ECBA和FCBA = MAX （ 7.5纳秒 - CMS ） ， 3.0纳秒。
2 -7 0
v5.9
ACTEL [ Actel Corporation ]
