汽车补
汽车级的ProASIC
PLUS
闪存系列FPGA
特点和优点
大容量
•
•
•
•
•
•
•
75,000至1万个系统门
27K到双端口SRAM的198kbits
66至642的用户I / O的
0.22μ 4LM基于闪存的CMOS工艺
住在上电，单芯片解决方案
没有配置设备所需
保留在编程设计
掉电/上电周期
支持汽车级温度范围-40〜 125°C （结）
3.3V ， 32位PCI （高达50MHz ）
两个集成的PLL
外部系统的性能高达150 MHz
业界最有效的安全密钥（的FlashLock ™ ）
防止编程比特流的回读
低阻抗的Flash开关
分段分层路由结构
小型，高效，可配置（组合或时序）
逻辑单元
超快速的本地和长途线网络
APA075
75,000
3,072
27k
12
2
2
4
24
158
是的
是的
100
208
144
APA150
150,000
6,144
36k
16
2
2
4
32
186
是的
是的
100
208
144, 256
APA300
300,000
8,192
72k
32
2
2
4
32
186
是的
是的
–
208
144, 256
APA450
450,000
12,288
108k
48
2
2
4
48
344
是的
是的
–
208
144, 256, 484
APA600
600,000
21,504
126k
56
2
2
4
56
370
是的
是的
–
208
256, 484
APA750
750,000
32,768
144k
64
2
2
4
64
562
是的
是的
–
208
896
•
•
•
•
•
•
•
•
•
•
•
•
•
•
TM
高速，超长线网络
高性能，低偏移，分割的全球网络
100％的利用率，并>95 ％迂回路由
在每个输入施密特触发器选项
2.5V / 3.3V支持与个人可选择的电压和
压摆率
双向全球的I / O
符合PCI规范修订版2.2
边界扫描测试IEEE标准。 1149.1 （ JTAG ）标准
引脚兼容的对面的ProASIC套餐
PLUS
家庭
锁相环与灵活相，乘法/除法和延迟
能力
内部和/或外部动态配置PLL
两个LVPECL差分对的时钟或数据输入
灵活性的选择工业标准前端工具
通过前端定时和门有效的设计
优化
在系统通过JTAG端口编程（ISP ）
ACTgen网表生成确保优化使用
嵌入式存储器块
24 SRAM和FIFO配置，同步和
异步操作高达150 MHz （典型值）
I / O
编程的Flash技术
独特的时钟调节电路
扩展级温度范围
•
•
•
•
•
性能
标准FPGA和ASIC设计流程
安全编程
低功耗
•
•
•
ISP支持
•
•
•
静态存储器和FIFO
高性能路由层次
•
表1 -
汽车级的ProASIC
PLUS
产品廓
设备
最大的系统门
最大的瓷砖（寄存器）
嵌入式RAM位（K = 1024
位）
嵌入式RAM块（ 256x9 ）
LVPECL
PLL
全球网络
最大时钟
最大用户I / O
JTAG ISP
PCI
包
（按引脚数）
TQFP
PQFP
FBGA
APA1000
1,000,000
56,320
198k
88
2
2
4
88
642
是的
是的
–
208
896
2004年2月
©2004 Actel公司
1
ACTEL [ Actel Corporation ]
