的Axcelerator系列FPGA
图1-8 •
AX路由结构
与输入频率范围为14 MHz工作频率
到200兆赫，并且可以生成输出频率
在20兆赫和1千兆赫。该时钟可以是
分或乘以系数从1到64 。
此外，乘，除设置可被用
的任何组合，只要所得的时钟频率
为20MHz至1GHz之间。相邻的PLL可
级联来创建复杂的频率组合。
该PLL可以用来引入一个正或
高达3.75 ns的250 ps的负时钟延迟
增量。基准时钟需要驱动PLL
外部输入垫：可以从三个来源
（无论是单端或者差分） ，内部逻辑，或
输出相邻的PLL 。
设计环境
在的Axcelerator系列FPGA是由两个完全支持
Actel的Libero ™集成设计环境
FPGA设计开发软件。 Actel公司的Libero IDE是
一个集成的设计管理器无缝集成
设计工具，同时通过设计引导用户
流，管理所有的设计文件和日志文件，以及传球
工具中必要的设计数据。此外，自由人
IDE允许用户集成原理图和HDL
合成到一个单一的流，并验证在整个设计
一个单一的环境（见
图
坐落于Actel的网站） 。的Libero IDE包含的Synplify
®
爱特版（ AE ）从Synplicity公司
®
， ViewDraw
®
从AE
Mentor Graphics公司
®
，的ModelSim
®
HDL模拟器从
Mentor Graphics公司， WaveFormer精简版™ AE从
SynaptiCAD公司
®
和Designer软件从Actel的。
Actel的Designer软件是一个布局和布线工具和
提供了一套全面的后台支持工具
对于FPGA开发。设计软件包括
以下：
•
定时器 - 一个世界级的综合静态时序分析器
和约束编辑器，支持时序驱动
布局和布线
NetlistViewer - 设计原理网表查看器
ChipPlanner - 一个图形化的布局规划浏览器和编辑器
SmartPower的 - 使设计人员能够快速评估
一个设计的功耗
PinEditor - 一个图形应用程序进行编辑销
和I / O属性
I / O属性编辑器 - 显示所有分配及
未分配的I / O宏和他们的属性
电子表格格式
低功耗（ LP ）模式
的AX架构是用于高性能创建
设计，而且还包括一个低功率模式（通过激活
在LP引脚） 。当在低功率模式被激活时， I / O的
银行可以禁止（禁止输入，输出三态）
与PLL可以被放置在一个省电模式。所有
内部寄存器的状态被保持在该模式。
此外，各个I / O插槽可配置为
选择退出LP模式中，从而给予设计者访问
到关键信号，而芯片的其它部分处于低功率
模式。
电源可以通过提供一种可进一步降低
外部电压源（Ⅴ
泵
）到设备绕过
内部电荷泵（见
了解更多信息） 。
•
•
•
•
•
1 -6
v2.7
ACTEL [ Actel Corporation ]
