ProASIC3器件系列简介
BANK 0
CCC
RAM块
4,608位双端口
SRAM或FIFO模块
3银行
银行1
银行1
I / O的
多才多艺
3银行
ISP AES
解密
用户非易失
FLASHROM
2银行
电荷泵
RAM块
4,608位双端口
SRAM或FIFO模块
（ A3P600和A3P1000 ）
图1-2 •
有四个I / O组（ A3P250 ， A3P600和A3P1000 ） ProASIC3器件体系结构概述
FPGA内核由VersaTiles的海洋中。每个多功能的可配置为一个三输入
逻辑函数，一个D触发器（带或不使能） ，或一个锁存通过对相应的
闪光灯开关互连。所述的ProASIC3芯瓷砖，可以是三输入端的通用性
查找表（LUT ）等效或作为一个D触发器/锁存器以启用允许高效使用的
FPGA架构。多才多艺的能力是独一无二的Actel公司的ProASIC家族第三代
架构闪存的FPGA。 VersaTiles与任何四个级别分级路由的连接。
闪光开关被分布在整个设备提供非易失性的，可重新配置的
互连编程。最核心的利用率是可能的几乎任何设计。
此外，丰富的片上编程电路可以快速，单电压（ 3.3 V ）
通过IEEE 1532接口， JTAG ProASIC3器件的编程。
VersaTiles
该核心的ProASIC3由VersaTiles ，已增强超越的ProASIC的
加™
CORE
瓷砖。该多才多艺的ProASIC3支持下列功能：
•
•
•
•
所有3个输入逻辑功能- LUT的3当量
锁定与清除或设置
D型触发器与清除或设置
允许D触发器与清除或设置
1 -4
v1.0
ACTEL [ Actel Corporation ]
