v5.2
的ProASIC
加™
闪存系列FPGA
特点和优点
大容量
商业和工业
•
•
•
•
•
•
•
•
•
•
•
•
75,000至1万个系统门
双端口SRAM的27 K至198千比特
66至712的用户I / O的
300万到100万系统门
双端口SRAM的72 K至198千比特
158到712用户I / O
0.22微米4 LM基于闪存的CMOS工艺
上电即行（LAPU ） 0级支持
单芯片解决方案
没有配置设备所需
保持在掉电/上循环编程设计
军用/航空器件工作在整个军用温度
范围
3.3 V ， 32位PCI ，高达50 MHz （ 33 MHz的对军事
温度）
两个集成的PLL
外部系统的性能高达150 MHz
业内最有效的安全密钥（的FlashLock
®
)
低阻抗的Flash开关
分段分层路由结构
小型，高效，可配置（组合或时序）
逻辑单元
APA450
450,000
12,288
108 k
48
2
2
4
48
344
是的
是的
–
208
456
144, 256, 484
APA600
1
600,000
21,504
126 k
56
2
2
4
56
454
是的
是的
–
208
456
256, 484, 676
208, 352
624
APA750
750,000
32,768
144 k
64
2
2
4
64
562
是的
是的
–
208
456
676, 896
®
高性能路由层次
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
超快速的本地和长途线网络
高速超长线网络
高性能，低偏移，分割的全球网络
100％的可路由与利用
在每个输入施密特触发器选项
2.5 V / 3.3 V的支持与个人可选择的电压和
压摆率
双向全球的I / O
符合PCI规范修订版2.2
边界扫描测试IEEE标准。 1149.1 （ JTAG ）标准
在整个的ProASIC引脚兼容的软件包
PLUS
家庭
PLL与灵活相，乘法/除法和延迟
能力
内部和/或外部动态配置PLL
两个LVPECL差分对的时钟或数据输入
灵活性与行业标准的前端工具的选择
通过前端定时和门有效的优化设计
在系统通过JTAG端口编程（ISP ）
ACTgen网表生成确保优化使用
嵌入式存储器块
24 SRAM和FIFO配置，同步和
异步操作高达150 MHz （典型值）
I / O
军事
编程的Flash技术
独特的时钟调节电路
标准FPGA和ASIC设计流程
ISP支持
静态存储器和FIFO
性能
•
•
•
•
•
•
•
安全编程
低功耗
表1 -
的ProASIC
PLUS
产品廓
设备
APA075
APA150
APA300
1
最大的系统门
75,000
150,000
300,000
瓷砖（寄存器）
3,072
6,144
8,192
嵌入式RAM位（ K = 1,024位）
27 k
36k
72 k
嵌入式RAM块（ 256x9 ）
12
16
32
LVPECL
2
2
2
PLL
2
2
2
全球网络
4
4
4
最大时钟
24
32
32
最大用户I / O
158
242
290
JTAG ISP
是的
是的
是的
PCI
是的
是的
是的
包
（按引脚数）
TQFP
100, 144
100
–
PQFP
208
208
208
PBGA
–
456
456
FBGA
144
144, 256
144, 256
2
CQFP
208, 352
CCGA / LGA
2
注意事项：
1.可作为商业/工业和军事/ MIL- STD- 883B设备。
2.这些软件包仅适用于军事/ MIL- STD- 883B设备。
APA1000
1
1,000,000
56,320
198 k
88
2
2
4
88
712
是的
是的
–
208
456
896, 1152
208, 352
624
2005年12月
©2005 Actel公司
i
ACTEL [ Actel Corporation ]
