欢迎访问ic37.com |
会员登录 免费注册
发布采购

RT3PE3000L-1CG484B 参数 Datasheet PDF下载

RT3PE3000L-1CG484B图片预览
型号: RT3PE3000L-1CG484B
PDF下载: 下载PDF文件 查看货源
内容描述: 耐辐射的ProASIC3低功耗与空间飞行闪存的FPGA [Radiation-Tolerant ProASIC3 Low-Power Space- Flight Flash FPGAs]
分类和应用: 现场可编程门阵列闪存可编程逻辑时钟
文件页数/大小: 144 页 / 4788 K
品牌: ACTEL [ Actel Corporation ]
 浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第2页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第3页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第4页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第5页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第6页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第7页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第8页浏览型号RT3PE3000L-1CG484B的Datasheet PDF文件第9页  
提前V0.1
耐辐射的ProASIC3低功耗与空间
飞行闪存的FPGA
与Flash * Freeze技术
特点和优点
MIL -STD- 883 B类合格包装
•六西格玛铜质瓷柱栅阵列
包裹铅锡列
•焊盘网格阵列
•高性能,低偏移的全球网络
•架构支持超高使用率
®
先进和Pro (专业版)的I / O
• 700 Mbps的DDR , LVDS ,有能力的I / O
• 1.2 V, 1.5 V, 1.8 V , 2.5 V和3.3 V混合电压
手术
•银行可选的I / O电压,达到每芯片的8家银行
•单端I / O标准: LVTTL , LVCMOS 3.3 V /
2.5 V / 1.8 V / 1.5 V / 1.2 V, 3.3 V PCI / 3.3 V PCI -X和
LVCMOS 2.5 V / 5.0 V输入
•差分I / O标准: LVPECL , LVDS ,B - LVDS ,以及M- LVDS
•电压参考I / O标准: GTL + 2.5 V / 3.3 V , GTL
2.5 V / 3.3 V , HSTL I类和II , SSTL2 I类和II , SSTL3
I类和II ( RT3PE3000L只)
•I / O寄存器的输入,输出和启用路径
•热插拔和冷备用的I / O
•可编程输出摆率和驱动强度
•可编程输入延迟( RT3PE3000L只)
在单端输入•施密特触发器选项
(RT3PE3000L)
•弱上拉/断电
• IEEE 1149.1 ( JTAG )边界扫描测试
•引脚兼容的跨耐辐射包装
的ProASIC
®
3家庭
低功耗
•显着降低动态和静态功耗
• 1.2 V至1.5 V核心和低I / O电压支持
动力
•在Flash的低功耗* Freeze模式启用
瞬时入口/出口从低功耗
Flash * Freeze模式
•支持单电压系统操作
•低阻抗开关
耐辐射
• 15拉德总剂量( TID )
•晶圆地段特定的TID报告
大容量
• 600 K至3米的系统门
•高达504千比特的真双端口SRAM
•最多620用户I / O
编程的Flash技术
• 130纳米, 7层金属( 6铜) ,基于闪存的CMOS
过程
•活在电即行( LAPU ) 0级支持
•单芯片解决方案
•保留编程设计,当电源关闭
时钟调整电路( CCC)和PLL
•六CCC块,全部集成锁相环( RT的ProASIC3 )
•可配置的相移,乘法/除法,延迟
能力和外部反馈
•宽输入频率范围1.5兆赫至250兆赫( 1.2 V
系统)和350兆赫( 1.5 V系统)
高性能
• 350兆赫( 1.5 V)和250兆赫( 1.2 V)系统性能
• 3.3 V , 66 MHz的66位PCI ( 1.5 V) ; 66兆赫, 32位PCI ( 1.2 V)
静态存储器和FIFO
•可变纵横4608位的RAM块( ×1,× 2,× 4 ,
× 9 ×和18个组织提供)
•真正的双端口SRAM (除× 18 )
• 24 SRAM和FIFO模块与同步操作:
- 250 MHz时: 1.2 V系统
- 350 MHz时: 1.5 V系统
RT3PE3000L
3M
75,264
504
112
1k
是的
6
18
8
620
CG / LG484 , CG / LG896
在系统编程( ISP)和安全性
•安全ISP使用片上128位高级加密
通过JTAG标准(AES )解密( IEEE 1532标准)
•的FlashLock
®
以安全的FPGA内容
高性能路由层次
•分段,分层路由和时钟结构
RT ProASIC3器件
系统门
VersaTiles ( D型触发器)
RAM千位( 1,024位)
4,608位块
FlashROM的位
安全( AES ) ISP
集成PLL的核心承诺
VersaNet全局
I / O组
最大用户I / O
封装引脚
CCGA / LGA
RT3PE600L
600 k
13,824
108
24
1k
是的
6
18
8
270
CG/LG484
表I- 1 •
耐辐射( RT )的ProASIC3低功耗太空飞行的FPGA
2008年9月
©2008 Actel公司
I