AD7846
4.0
3.5
3.0
INL - 个LSB
1.0
T
A
= +25 C
V
REF +
= +5V
V
REF-
= 0V
增益= 1
DNL - 个LSB
0.8
T
A
= +25 C
V
REF +
= +5V
V
REF-
= 0V
增益= 1
2.5
2.0
1.5
0.6
0.4
0.2
1.0
0.5
11
12
13
14
V
DD
/V
SS
- 伏特
15
16
0
11
12
13
14
V
DD
/V
SS
- 伏特
15
16
图13.典型的线性度与V
DD
/V
SS
图14.典型的单调性与
V
DD
/V
SS
表II中。控制逻辑真值表
电路描述
数字部分
图15示出了数字控制逻辑和片上数据
锁存器中的AD7846 。表二是相关的真值表。
该D / A变换器具有由四个控制的两个锁存器
信号：
CS ，
R / W，
LDAC
和
CLR 。
输入锁存所配置
已连接到数据总线（ DB15 - DB0 ） 。一个字被写入
通过将输入锁存
CS
低和R / W低。的内容
输入锁存器可被读回通过使
CS
低和R / W
高。这个特性被称为“回读”，用于在系统
诊断和校准程序。
数据从输入锁存器传送到DAC锁存器与
该
LDAC
频闪。 DAC的等效模拟值
锁存器的内容出现在DAC输出。该
CLR
引脚复位
DAC锁存器的内容为000 。 。 。 000或100 。 。 。 000 ，这取决于
决于R / W的状态。写
CLR
装载000人。 。 。 000
阅读
CLR
加载100 。 。 。 000要在重置DAC为0 V
单极体系下，用户应行使
CLR
而R / W为低电平;
重置为0 V的双极系统行使
CLR
而读/写
为高。
读/写
CLR
CS
1
0
0
X
X
X
读/写
LDAC CLR
X
0
1
X
0
1
X
X
X
0
X
X
X
X
X
1
0
0
功能
三态DAC的I / O锁存器在高
Z状态
DAC的I / O锁存满载
DB15–DB0
DAC的I / O锁存器的内容
可在DB15 - DB0
DAC的I / O锁存器的内容
转移到DAC锁存器
DAC锁存满载
000 . . . 000
DAC锁存满载
100 . . . 000
D / A转换
图16示出的D /的AD7846的A部分。有
三个DAC ，其中每个都有自己的缓冲放大器。
DAC1和DAC2 4位DAC 。它们共享一个16电阻
字符串，但有自己的模拟多路复用器。该参考电压进行
EnCE的被施加到电阻器串。 DAC3是一个12位的电压
模式DAC，具有其自身的输出级。
的4个MSB的16位数字代码驱动器DAC1和DAC2的
而12个LSB控制DAC3 。使用DAC1和DAC2的
最高有效位选择的电阻器串的一对相邻节点和
呈现该电压的正和负输入端
DAC3 。这两种电压之间的DAC插值
产生的模拟输出电压。
为了防止非单调性的DAC ，由于放大器的失调
电压， DAC1和DAC2 “跨越式”沿着电阻串。
例如，从第1位切换到2段时，
从段1的底部DAC1切换到顶部
段2，而DAC2保持连接段的顶部
1.代码驱动DAC3自动结合，
弥补其投入的反转。这意味着，任何
线性度的影响，由于放大器的失调电压保持非
切换时，从一个段变化到下一个和
16位单调性保证，如果DAC3是单调的。所以，
12位电阻匹配的DAC3保证整体的16位
单调性。这是比16位更可达到
匹配其现有的R -2R结构将有
需要的。
–7–
DAC
16
DB15 RST
DB15 SET
DB14–DB0
RST
DB15–DB0
锁存器
LDAC
16
三态I / O
LATCH
16
DB15
DB0
CS
图15.输入控制逻辑
英文内容
AD [ ANALOG DEVICES ]
