AD7886
通过在频谱内的最大谐波决定的，但对于
份，其中谐波淹没在背景噪声中，峰值
将噪声峰值。
定时器
PA2
PA0
地址总线
ADDR
ENCODE
MEN
EN
CONVST
CS
TMS320C10
INT
DEN
AD7886*
忙
RD
DB11
DB0
D15
D0
数据总线
为清楚起见省略*额外的引脚
图14. AD7886 IMD剧情
微处理器接口
图15. AD7886 - TMS320C10的接口
的AD7886设计成可以连接到微处理器的
内存映射设备。其
CS
和
RD
控制输入的COM
周一至所有内存外设接口。图15至21
展示了AD7886的典型接口。
AD7886–TMS320C10/TMS32020
定时器
A15
地址总线
A0
图15和图16显示了TMS320C10的典型接口
和TMS32020 DSP处理器。外部定时器控制
转换开始到处理器。在每个转换结束时，
ADC的
忙
输出中断微处理机。该
转换结果然后可从并提示ADC读取
下一条指令：
在D中，模数转换器（ADC = ADC地址）
AD788S ADSP -2100 / TMS320C25 / DSP56000
ADDR
ENCODE
IS
EN
CONVST
CS
TMS32020
INTN
STRB
读/写
AD7886*
忙
RD
DB11
DB0
一些更快的DSP处理器，具有数据存取时间输出
另一侧的AD7886的功能。接口这样的proces-
感器需要使用一个单WAIT状态或外部
锁存器。例子示于图17 ， 18和19 。
对于TMS320C25和使用一个单一的WAIT状态的
ADSP- 2100接口的扩展读出指令到ADC
由一个处理器输出的CLK周期。在DSP56000的例子，
ADC的数据首先移入74HC374锁存器之前BE-
由处理器ING读取。在AD7886的
CS
和
RD
输入是
永久接为低电平，并且上升沿
忙
更新
锁存器在转换结束。克服了这两种方法
由这些处理器需要非常快速的数据存取时间是
可互换的，即，一个WAIT状态可以用于DSP56000 ，
省去了锁存器或副或反之亦然，对于其他
两个接口。
对于所有三个接口，外部定时器控制转换
启动;处理器在每次转换结束中断
由ADC的
忙
输出。下面的指令，然后
读取来自ADC数据：
ADSP -2100 - MR = DM （ ADC ）
TMS320C25 - 在D中， ADC
DSP56000 - MOVEP Y： ADC ， XO
假设ADC是内存映射到顶部
64个单元中的Y存储空间。 （ ADC = ADC地址）
–10–
D15
D0
数据总线
为清楚起见省略*额外的引脚
图16. AD7886 - TMS32020接口
版本B
AD [ ANALOG DEVICES ]
