AD7892
时序特性
1, 2
(V
参数
t
CONV
t
ACQ
并行接口
t
1
t
2
t
3
t
4
t
5
t
6 3
t
7 4
t
8
t
9
串行接口
t
10
t
113
t
12
t
13
t
143
t
153
t
16
t
174
t
17A4
A，B
版本
1.47
1.6
200
400
35
60
0
0
35
35
5
30
0
200
30
25
25
25
5
25
20
0
30
0
30
DD
= +5 V
5 ％ ， AGND = DGND = 0 V ， REF IN = + 2.5V ）
单位
µs
最大
µs
最大
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
测试条件/评论
转换时间为AD7892-3
转换时间为AD7892-1 ， AD7892-2
采集时间为AD7892-3
采集时间为AD7892-1 ， AD7892-2
CONVST
脉宽
EOC
脉宽
EOC
下降沿到
CS
下降沿建立时间
CS
to
RD
建立时间
阅读脉宽
数据访问时间的下降沿后
RD
总线释放时间的上升沿之后
RD
CS
to
RD
保持时间
RD
to
CONVST
建立时间
RFS
低到SCLK下降沿建立时间
RFS
低到数据有效延迟
SCLK高脉冲宽度
SCLK低脉冲宽度
SCLK上升沿到数据有效保持时间
SCLK上升沿到数据有效延迟
RFS
到SCLK下降沿保持时间
总线释放时间的上升沿之后
RFS
总线释放时间SCLK的上升沿之后
S
VERSION
1.68
320
45
60
0
0
45
40
5
40
0
200
35
30
25
25
5
30
30
0
30
0
30
笔记
1
在+ 25 ° C样品测试，以确保合规性。所有的输入信号被测量与指定tR = tF = 1纳秒（10％至90％的+ 5V）和定时从1.6 V的电压电平
2
参见图2和3 。
3
测得的与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
4
上述时间是从由所述数据输出改变0.5 V的测量时间衍生当载有图1的电路所测得的数是然后
外推回除去的充电或放电的50 pF电容的影响。这意味着，在时序特性所给出的时间是真正的公交车
放弃部分的时间，因此是独立的外部总线负载电容。
5
假定对数据比特的CMOS负载。用TTL负载，更大的电流，从上述数据线和所述吸入
RD
to
CONVST
时间需要延长至400 ns（最小值） 。
特定网络阳离子如有更改，恕不另行通知。
1.6mA
TO
产量
针
50pF
+1.6V
200 A
图1.负载电路的访问时间和总线释放时间
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD7892具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
版本C
AD [ ANALOG DEVICES ]
