AD790
电路描述
V
OUT
V
H
V
OH
V
H
该AD790拥有一个标准的总体特征
整体比较：差分输入，高增益和逻辑
输出。然而，它的功能是用一个architec-实施
TURE这比以前的比较有几大优势
设计。具体而言，输出级减轻一些limi-的
经典的“ TTL”比较tations ，并提供对称
输出。该AD790电路的简化表示法是
在图5中示出。
V
逻辑
V
OL
0
+ IN
V
OS
V
H
•滞后电压
+
–
A1
Q1
V
OS
=输入失调电压
+ IN
2
7
3
V
OUT
GND
+ IN
“在
+
–
Av
产量
图6.迟滞定义（ N，Q封装引脚）
–
A2
+
增益级
输出级
迟滞范围。这种内置的滞后使得AD790来
避免振荡时的输入信号慢慢地越过地面
的水平。
Q2
电源电压连接
GND
图5. AD790框图
输出级采用放大差分输入信号，并
将其转换为单端逻辑输出。输出摆幅
由上拉PNP和下拉的NPN限定。这些亲
领袖固有的轨到轨输出水平，与CMOS兼容
逻辑，以及初始TTL，而不需要夹紧到内部
偏置电平。此外，上拉和下拉电平
对称对电源电压范围的中心，并且为参考
转制落V
逻辑
电源和地。该输出级具有
近对称动态驱动能力，产生相同的上升
时间和下降时间为随后的逻辑门。
不同于经典的TTL或CMOS输出级，将AD790电路
不呈现大的电流尖峰是由于不希望的电流
输出晶体管之间流动。 AD790的输出级
具有在放大器A1和受控切换方案
A2的驱动输出晶体管设计，以减少的方式
Q1和Q2之间的电流流动。这也有助于减少
反馈到其输入可引起干扰
麻烦的振荡。
输出高电平和低电平被定义很好的控制值
用V
逻辑
（5 V）中，地面和晶体管等效肖特基
夹具和与TTL和CMOS逻辑兼容要求一
求。输出级的扇出中示出的TPC 3为
标准LSTTL或HCMOS门。输出驱动性能对比
容性负载中示出的TPC 2 。
迟滞
该AD790可以从单个或双电源供电
电压。在内部， V
逻辑
电路和模拟前端
在AD790的端连接到单独的电源引脚。如果双
用品时，电压的任意组合，其中+ V
S
≥
V
逻辑
- 0.5 V和-V
S
≤
0可被选择。对于单电源供电
操作（即， + V
S
= V
逻辑
） ，电源电压可运行
ated之间4.5 V和7 V.图7示出了一些其它实例中
典型的电源连接可能与AD790 。
旁路和接地
虽然AD790被设计成稳定且无
振荡，重要的是要适当地绕过和接地
电源供应器。陶瓷0.1
µF
电容推荐
并应直接在AD790的电源引脚相连。
这些电容提供瞬态电流的设备中
比较器的开关。该AD790有三个电源电压
销+ V
S
, –V
S
和V
逻辑
。有一个共同的是很重要的
地线电路板上的电源场地和GND
AD790的引脚，以便为正确的返回路径
电源电流。
锁存操作
在AD790具有闩锁功能，用于保持输入信息
在输出上。比较器决定是“锁存”与
当5脚为低电平输出状态保持。只要引脚5
被保持为低电平时，输出端保持在高状态或低状态，并
不响应变化的输入信号。正确捕获
输入信号要求中所示的定时关系
图4中得到遵守。 5脚应该是驱动与CMOS或
TTL逻辑电平。
在AD790的输出将与输入作出响应时，管脚5
处于高逻辑电平。在不使用时，引脚5应该连接
到正逻辑供电。当使用双电源供电，这是消遣
ommended一个510
Ω
电阻串联在引脚5
和上电过程中的驱动逻辑门来限制输入电流。
该AD790采用内部反馈来开发滞后约
输入参考电压。图6示出了如何将输入偏移
电压和迟滞术语的定义。输入偏移电压
(V
OS
）是滞后的中心之间的差
范围和地电平。这可以是正或负面
略去。滞回电压（V
H
）是二分之一的宽度
–6–
Rev. D的
AD [ ANALOG DEVICES ]
