AD9832
表五，命令
表六。控制AD9832
C3
0
0
0
C2
0
0
0
C1
0
0
1
C0
0
1
0
命令
收件16相位（本8位+ 8位
在推迟注册）到选定的相REG 。
写8位相位推迟注册。
写16位的频率（目前8位
+ 8位推迟注册）到选定的
FREQ REG 。
写8位频率推迟注册。
位D9 （ PSEL0 ）和D10 （ PSEL1 ）是
用于选择相REG时
SELSRC = 1。当SELSRC = 0，则
相REG使用销选定
PSEL0和PSEL1 。
D11位用于选择FREQ REG
当SELSRC = 1。当SELSRC = 0，
在FREQ REG正在使用的引脚选择
FSELECT 。
为了控制PSEL0 ， PSEL1和
仅使用一个写FSELECT位，这
命令被使用。比特D9和D10是
用于选择PHASE REG和位
11是用来当选择FREQ REG
SELSRC = 1。当SELSRC = 0，则
相REG使用销选定
PSEL0和PSEL1和FREQ REG
该引脚FSELECT被选中。
版权所有。配置AD9832的
测试目的。
D15 D14命令
1
0
选择控制源的相位和FREQ
注册和启用同步。
位D13是SYNC位。当此位为高，
在FSELECT ， PSEL0阅读和PSEL1位/
销和的目标寄存器与装载
数据与MCLK的上升沿同步。
该延迟会增加2 MCLK周期时
SYNC = 1。当SYNC = 0的情况下的装载
数据和FSELECT / PSEL0 / PSEL1的采样
异步发生。
位D12是选择源位（ SELSRC ） 。当
该位等于1时，相位/频率REG是
使用位FSELECT ， PSEL0和选定
PSEL1 。当SELSRC = 0 ，相位/频率
REG使用销FSELECT ， PSEL0选定
和PSEL1 。
SLEEP，RESET和清除。
D13是SLEEP位。当此位等于1，
AD9832断电，内部时钟
残疾人和DAC的电流源和
REFOUT截止。当SLEEP = 0时，
AD9832上电。当RESET （ D12 ）= 1 ，
相位累加器被设置为零相，其
对应于中间电平的模拟输出。当
CLR （D11 ）= 1， SYNC和SELSRC被设置为
零。 CLR会自动重置为0 。
0
0
0
1
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
1
1
表七。写入AD9832数据寄存器
D15
C3
D14
C2
D13
C1
D12
C0
D11
A3
D10
A2
D9
A1
D8
A0
D7
最高位
D6
D5
D4
D3
D2
D1
D0
最低位
表VIII 。设置SYNC和SELSRC
D15
1
D14
0
D13
D12
D11
X
D10
X
D9
X
D8
X
D7
X
D6
X
D5
X
D4
X
D3
X
D2
X
D1
X
D0
X
SYNC SELSRC
表九。掉电，复位和清除AD9832
D15
1
D14
1
D13
D12
D11
D10
X
D9
X
D8
X
D7
X
D6
X
D5
X
D4
X
D3
X
D2
X
D1
X
D0
X
休眠复位CLR
REV 。一
–9–
AD [ ANALOG DEVICES ]
