a
摘要
高性能计算机信号进行通信
系统蒸发散，音频，汽车电子，仪器仪表及
工业应用
超级哈佛架构的计算机（ SHARC
®
)
四为双数据独立总线，指令，
和I / O读取一个单循环
32位定点运算; 32位和40位浮点
浮点运算
544 Kbits的片上SRAM存储器和集成I / O
外设
2
IS支持，八个同时接收和发送
麻省理工学院频道
主要特点
66 MIPS ， MFLOPS 198峰， 132 MFLOPS持续
性能
用户可配置544 Kbit的片上SRAM存储器
两个外部端口， DMA通道和八个系列
口， DMA通道
微电脑DSP
ADSP-21065L
SDRAM控制器的无缝连接，以低成本
外部存储器（ @ 66兆赫）
64M词外地址范围
12个可编程I / O引脚和两个定时器与事件
捕捉选项
代码兼容ADSP- 2106x系列
208引脚MQFP或196球的Mini- BGA封装
3.3伏特操作
灵活的数据格式和40位扩展精度
32位单精度和40位扩展精度IEEE
浮点数据格式
32位定点数据格式，整数和小数，
采用双80位累加器
并行计算
单周期乘法和ALU运算的并行
双通道内存读/写，并取指令
乘用加减法的加速FFT但是 -
terfly计算
1024点复数FFT基准： 0.274毫秒（ 18221
周期）
双端口SRAM
1座
核心处理器
指令
缓存
32
48位
两个独立
双端口功能块
处理器端口
ADDR
ADDR
数据
数据
块0
JTAG
TEST &
仿真
7
I / O端口
数据
ADDR
ADDR
数据
DAG1
8
4
32
8
DAG2
4
24
节目
SEQUENCER
24
32
PM地址总线
DM地址总线
IOA
17
IOD
48
外
PORT
SDRAM
接口
地址总线
MUX
多
接口
24
48
PM数据总线
数据总线
MUX
主机端口
32
公共汽车
CONNECT
（ PX ）
40 DM数据总线
数据
注册
网络文件
倍增器
16
40位
IOP
注册
（内存映射）
DMA
调节器
SPORT 0
4
（ 2 RX，的2Tx ）
(I
2
S)
（ 2 RX，的2Tx ）
桶
移
ALU
控制，
，定时器
＆放大器;
数据缓冲区
体育1
(I
2
S)
I / O处理器
图1.功能框图
SHARC是ADI公司的注册商标。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
© ADI公司， 2000
AD [ ANALOG DEVICES ]
