ADSP-2189M
更快的速度相比，可以提供服务时，由于附加的时间
处理器采用出来的空闲状态（最大值n
处理器周期） 。
系统接口
时钟信号
在ADSP- 2189M可以通过计时无论是水晶或与TTL
兼容的时钟信号。
在CLKIN输入不能停止，操作过程中发生变化，
或经营低于正常操作在指定的频率
化。唯一的例外是当处理器在上电
关闭状态。有关更多信息，请参阅第9章，
ADSP -2100系列用户手册，
第三版详细
这个掉电功能的信息。
如果一个外部时钟的情况下，它应该是一个TTL兼容
信号一半的指令速率运行。该信号是CON-
，连接到该处理器的CLKIN的输入。当使用外部时钟
在使用时， XTAL输入必须悬空。
在ADSP- 2189M使用输入时钟，其频率等于
一半的指令速度;一个37.50 MHz的输入时钟产生一个
13.3 ns的处理器周期（相当于75兆赫） 。去甲
马利，指令在单处理机周期执行。所有
器件的时序是相对于内部指令时钟速率，
其中由CLKOUT信号使能时表示。
由于ADSP- 2189M包括一个片上振荡器税务局局长
扣器，可以使用一个外部晶体。水晶应
跨接在CLKIN和XTAL引脚，有两个电容
连接，如图3的电容值器是否变形
悬垂于晶型的，应当由晶体被指定
制造商。并联谐振，基频，
微处理器级晶振应该使用。
的时钟输出（ CLKOUT）信号是由处理器产生的
在处理器的周期率。这可以启用和禁用
通过在SPORT0自动缓冲控制的CLKODIS位
注册。
图2示出了与典型的基本系统配置
ADSP - 2189M ，两个串口设备，一个字节宽度的EPROM和
可选的外接程序和数据覆盖存储器（模式
可选择） 。可编程等待状态的产生使得
处理器可以轻松连接慢的外围设备。该
ADSP - 2189M还提供了4个外部中断和两个
串行端口或六个外部中断和一个串行端口。主持人
记忆模式允许访问整个外部数据总线，但
限制寻址到单个地址位（ A0）。附加系统
外设可以在这种模式下，通过使用克斯特的添加
纳尔硬件来产生并锁存地址信号。
完整的内存模式
ADSP-2189M
1 / 2X时钟
OR
水晶
CLKIN
XTAL
FL0-2
DATA23-0
IRQ2/PF7
IRQE/PF4
IRQL0/PF5
IRQL1/PF6
模式D / PF3
模式C / PF2
模式B / PF1
MODE A / PF0
血粉
WR
RD
ADDR13-0
14
A
13-0
D
23-16
A0-A21
24
D
15-8
数据
CS
A
10-0
ADDR
D
23-8
数据
字节
内存
I / O空间
（外设）
2048地点
IOMS
A
13-0
CS
ADDR
D
23-0
数据
SPORT1
串行
设备
SCLK1
RFS1或
IRQ0
TFS1或
IRQ1
DT1或FO
DR1或FI
覆盖
内存
两个8K
PM SEGMENTS
两个8K
DM SEGMENTS
SPORT0
串行
设备
SCLK0
RFS0
TFS0
DT0
DR0
PMS
DMS
CMS
BR
BG
BGH
PWD
PWDACK
CLKIN
XTAL
CLKOUT
主机内存模式
DSP
1
ADSP-2189M
1 / 2X时钟
OR
水晶
CLKIN
XTAL
FL0-2
IRQ2/PF7
IRQE/PF4
IRQL0/PF5
IRQL1/PF6
模式D / PF3
模式C / PF2
模式B / PF1
MODE A / PF0
16
DATA23-8
血粉
WR
RD
A0
图3.外部晶体连接
RESET
SPORT1
串行
设备
SCLK1
RFS1或
IRQ0
TFS1或
IRQ1
DT1或FO
DR1或FI
IOMS
该
RESET
信号启动ADSP- 2189M的主复位。
该
RESET
信号必须在上电时断言SE-
quence ，以保证正确的初始化。
RESET
在初始
上电时必须保持足够长的时间以使内部时钟
为稳定。如果
RESET
激活后，电任何时候，
时钟继续运行，并且不需要稳定时间。
上电顺序是德网络定义为所需的总时间
晶体振荡电路的后一个有效V到稳定
DD
是AP-
合股到处理器和用于内部锁相环
（PLL）锁定到所述特定频率的晶体。最少
2000 CLKIN周期确保了PLL已锁定，但不
不包括晶体振荡器的启动时间。在这
上电顺序的
RESET
信号应保持低电平。上
随后的复位，
RESET
信号必须满足微型
妈妈脉宽规范，T
RSP
.
该
RESET
输入包含一些滞后;但是，如果你使用
一个RC电路产生的
RESET
信号，利用一个
外部施密特触发器建议。
SPORT0
串行
设备
SCLK0
RFS0
TFS0
DT0
DR0
PMS
DMS
CMS
BR
BG
BGH
PWD
PWDACK
IDMA端口
系统
接口
OR
调节器
IRD/D6
IWR/D7
IS/D4
IAL/D5
IACK/D3
IAD15-0
16
图2. ADSP- 2189M的基本系统接口
–6–
REV 。一
AD [ ANALOG DEVICES ]
