欢迎访问ic37.com |
会员登录 免费注册
会员中心
企业资讯   人才招聘  
电子百科

电子百科

Datasheet下载 IC品牌 缩略语 技术文章 IC型号

产品导航

ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789
PDF
  • 产品
  • PDF

    • 最近搜索

    热门搜索

    搜索
    发布采购

    LCK4310GF-DT 参数 Datasheet PDF下载

    LCK4310GF-DT图片预览
    型号： LCK4310GF-DT
    PDF下载： 下载PDF文件 查看货源
    内容描述： 低电压PLL时钟驱动器 [Low-Voltage PLL Clock Driver]
    分类和应用： 时钟驱动器逻辑集成电路
    文件页数/大小： 10 页 / 127 K
    品牌： AGERE [ AGERE SYSTEMS ]
     浏览型号LCK4310GF-DT的Datasheet PDF文件第2页浏览型号LCK4310GF-DT的Datasheet PDF文件第3页浏览型号LCK4310GF-DT的Datasheet PDF文件第4页浏览型号LCK4310GF-DT的Datasheet PDF文件第5页浏览型号LCK4310GF-DT的Datasheet PDF文件第6页浏览型号LCK4310GF-DT的Datasheet PDF文件第7页浏览型号LCK4310GF-DT的Datasheet PDF文件第8页浏览型号LCK4310GF-DT的Datasheet PDF文件第9页  
    数据表
    2004年4月20日
    LCK4310
    低电压PLL时钟驱动器
    1，产品特点
    s
    s
    s
    s
    s
    s
    s
    s
    输出工作频率高达1.25 GHz的最大值。
    100 ps的部件到部件歪斜。
    40 ps的典型输出至输出偏斜。
    周期到周期抖动5 ps的最大值。
    3.3 V和2.5 V兼容。
    内部输入下拉电阻。
    Q输出将默认低，输入开路或在V
    EE
    .
    达到或超过联合电子设备工程
    委员会（JEDEC ）规格
    EIA
    ®
    / JESD78 IC闭锁
    测试。
    湿度敏感度等级1 。
    可燃性等级：
    UL
    ®
    -94代码为V-0在1/8英寸，氧
    指数28 〜34 。
    引脚对引脚兼容
    安森美半导体
    ®
    部分
    数MC100LVE310 。
    以确保紧密歪斜规格被满足，这是
    必要的是，差分输出的两侧都
    端接至50
    Ω,
    即使只有一个侧面被使用。在
    大多数应用中，所有8个差分对将被使用
    并因此终止。在该情况下，比少
    8双被使用并且为了保持最小
    歪斜，就必须终止至少输出对
    相邻的输出对被使用。不按照此
    准则将导致传播的小退化
    被输出的延迟（ 10皮秒20ps的量级）
    使用。而不是灾难性到大多数设计中，这将导致
    在增加歪斜。
    注意：
    包角隔离输出从一个还有另
    呃，使得上述表示的方针仅持有
    关于包装件的相同侧的输出。
    该LCK4310 ，与大多数ECL器件，可以操作
    从正电压电源（V
    DD
    ）的LVPECL模式。这
    允许用于高性能时钟的LCK4310
    分布在3.3 V / 2.5 V系统。设计人员可以利用
    优势LCK4310的表现来分配低
    通过背板或电路板时钟歪斜。在一个PECL
    环境（系列或戴维南） ，线路终端是
    通常使用的，因为它们不需要额外的电源
    耗材。如果并联终端需要一个终端
    V的电压
    DD –
    2.0V的需要来提供。
    内部产生的电源电压（V
    BB
    针）是
    仅可用于该设备。对于单端输入
    的条件下，未使用的差分输入端被连接到
    V
    BB
    作为切换基准电压。 V
    BB
    也可能rebias
    AC耦合输入。在使用时，去耦V
    BB
    和V
    DD
    通过
    0.01 μF电容和限制电流供应或吸收到
    0.5毫安。当不使用时，V
    BB
    应由开放。
    s
    s
    s
    说明2
    该LCK4310是一个低电压，低偏移2 ： 8差
    射极耦合逻辑（ECL）的扇出缓冲器设计
    记时钟分配。该器件具有完全
    差分时钟路径，以最大限度地减小了设备和系统
    歪斜。该LCK4310提供了两个可选的时钟输入
    允许用于冗余或测试时钟被并入
    系统时钟树。

    IC37:专业IC行业平台

    专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

    网站导航 Datasheet资料库 电子术语 电子百科
    服务中心 常见问题 委托交易 会员服务
    关于我们 公司简介 联系我们 免责申明

    产品索引：ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789

    深圳网络警察报警平台 公共信息安全网络监察 经营性网站备案信息 不良信息举报中心 工商网监电子标识 全国公安机关备案
    服务电话： 0755-32882616 0755-32882606 0755-32882608 0755-32882607 0755-32882615 值班和投诉电话：13715251531 ©2004-2024 IC37网 版权所有：ic37.com 版权申明 公网安备44030402000606 粤ICP备13051289号-6