ORCA
系列3C和3T的FPGA
数据表
1999年6月
时序特性
（续）
表55. OR3Cxx快时钟（ FCLK ）到输出延迟（引脚到引脚）
OR3Cxx商业： V
DD
= 5.0 V± 5 ％ ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 5.0 V± 10 ％ ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C; C
L
= 50 pF的。
OR3Txxx商业： V
DD
= 3.0 V至3.6 V ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 3.0 V至3.6 V ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C;
C
L =
50 pF的。
描述
J
= 85°C ，V
DD
=分钟）
(T
速度
设备
民
ECLK中输入引脚
产量
针
（快）
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
-4
最大
—
—
14.68
15.30
—
—
—
17.11
17.74
—
—
—
18.47
19.10
—
—
—
2.10
2.14
—
民
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
-5
最大
11.13
11.35
11.81
12.33
13.20
13.12
13.33
13.80
14.32
15.19
14.47
14.68
15.15
15.67
16.54
1.97
1.99
2.01
2.04
2.09
民
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
-6
最大
7.94
8.01
8.18
8.36
8.68
8.61
8.68
8.85
9.04
9.35
13.46
13.53
13.70
13.88
14.20
1.82
1.92
2.12
2.33
2.63
民
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
-7
最大
6.40
6.48
6.66
6.85
7.19
6.93
7.01
7.19
7.38
7.72
11.67
11.75
11.93
12.12
12.46
1.60
1.69
1.88
2.07
2.39
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
输出不上设备的同一侧输入时钟（高速时钟延迟使用ExpressCLK输入）
ECLK中输入引脚
产量
针
（ Slewlim ）
ECLK中输入引脚
产量
针
（ Sinklim ）
如果需要额外的延迟ECLK角针
二手
注意事项：
时间是无需使用可编程时钟管理器（ PCM ）的。
该时钟延迟是使用主时钟网络完全路由时钟树。它包括输入缓冲器的延迟，时钟路由到
PIO的CLK输入，所述FF的时钟→ Q，并通过输出缓冲器的延迟。的延迟将降低，如果任何的时钟分支是不
使用。在给定的定时要求的输入时钟管脚位于该装置的六个ExpressCLK一个输入和一个PIO FF使用。
PIO FF
D
CLKCNTRL
ECLK
FCLK
5-4846(F).b
Q
OUTPUT （ 50 pF负载）
图77.快速时钟到输出延迟
126
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
