数据表
1999年6月
ORCA
系列3C和3T的FPGA
时序特性
（续）
表58. OR3C / TXXX输入到快时钟设置/保持时间（引脚到引脚）
（续）
OR3Cxx商业： V
DD
= 5.0 V± 5 ％ ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 5.0 V± 10 ％ ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
OR3Txxx商业： V
DD
= 3.0 V至3.6 V ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 3.0 V至3.6 V ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
描述
(T
J
= 85°C ，V
DD
=分钟）
输入FCLK保持时间（中间
ECLK销，延迟的数据输入）
速度
设备
民
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
—
—
0.00
0.00
—
—
—
8.43
9.09
—
—
—
0.00
0.00
—
-4
最大
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
0.00
0.00
0.00
6.26
6.49
6.98
7.53
8.45
0.00
0.00
0.00
0.00
0.00
-5
最大
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
0.00
0.00
0.00
5.54
5.72
6.09
6.47
7.10
0.00
0.00
0.00
0.00
0.00
-6
最大
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
0.00
0.00
0.00
4.88
5.04
5.40
5.79
6.40
0.00
0.00
0.00
0.00
0.00
-7
最大
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
输入FCLK保持时间（角
ECLK引脚）
输入FCLK保持时间（角
ECLK销，延迟的数据输入）
注意事项：
应使用所报告的结果，此表中的管脚到管脚定时参数代替
ORCA
代工。
在FCLK的延迟是一个使用ExpressCLK输入到快时钟网络完全路由时钟树。它包括输入缓冲器
延迟和时钟路由到PFU的CLK输入。如果任何的时钟分支不使用的延迟会降低。
PIO FF
输入
CLKCNTRL
ECLK
FCLK
5-4847(F).a
D
Q
图80.输入到快时钟建立时间/保持时间
朗讯科技公司
131
AGERE [ AGERE SYSTEMS ]
