数据表
1999年6月
ORCA
系列3C和3T的FPGA
销信息
引脚说明
本节介绍的3系列FPGA中发现了针。在该表中没有描述的引脚是一个用户编程
序的I / O 。在CON连接配置中，用户可编程I / O是三态与内部上拉电阻启用。
如果有任何插针不使用（或不结合到封装引脚） ，它也是三态与内部上拉电阻启用
后CON组fi guration 。
表67.引脚说明
符号
专用引脚
V
DD
GND
V
DD
5
—
—
—
正电源。
地供应。
可承受5V电压选择。 V
DD
5针位置显示与包兼容
OR2TxxA设备。不用于承受5V电压连接到5V电源
的I / O中的OR3Txxx设备。
在CON连接的配置中，
RESET
强制配置的重新启动和上拉是
启用。配置完成后，
RESET
可以用作一个通用的FPGA的输入，或作为
直接输入，这会导致所有的PLC锁定/自由流异步置位/复位。
在主人和异步外设模式， CCLK为输出，
闪光灯的配置数据，在从机或同步外设模式， CCLK
是用在DIN或D数据输入同步[7：0 ] 。在微处理器模式， CCLK
在内部和输出用于菊花链运作。
作为输入，上完成的延迟较低水平FPGA启动配置后（见
注） 。
为高电平有效，漏极开路输出，高层次上的这个信号表明， config-
uration完成。 DONE有一个可选的上拉电阻。
PRGM
是一个低电平有效的输入，强制配置的重新启动和复位
I / O
描述
RESET
I
CCLK
I
DONE
I
O
PRGM
RD_CFG
I
I
边界扫描电路。该引脚始终有一个活跃的上拉电阻。
该引脚必须在较高的设备初始化，直到举行
INIT
脚变为高电平。
该引脚始终有一个活跃的上拉电阻。
在CON连接的配置中，
RD_CFG
是一个低电平有效的输入激活的TS_ALL功能
化和三州所有的I / O的。
后CON连接配置中，
RD_CFG
可以选择（通过比特流的选择） ，以激活
TS_ALL功能如上述那样，或者，如果回读通过比特流使能
选项，从高至低跳变的
RD_CFG
将启动配置的回读
数据，包括PFU的输出状态，开始与帧地址0 。
RD_DATA / TDO
专用引脚
M0, M1, M2
I
在上电和初始化， M0 - M2被用于选择配置
它们的值模式锁存的上升沿
INIT
;请参阅表34为config-
uration模式。在配置过程中，上拉被使能。
O
RD_DATA / TDO是一个双功能引脚。如果用于回读， RD_DATA使您能
成形的数据出来。如果在边界扫描使用， TDO为测试数据输出。
I / O配置后，这些引脚是用户可编程的I / O（见注） 。
注： FPGA国操作部分包括如何在启动过程中控制这些信号的详细信息。所做的时机
释放是由一组位流的选择，并同时释放所有其它配置管脚的时序（和受控
激活所有用户I / O ）的由第二组选项的控制。
朗讯科技公司
149
AGERE [ AGERE SYSTEMS ]
