ORCA
系列3C和3T的FPGA
数据表
1999年6月
时序特性
（续）
表45.同步存储器读取特性
OR3Cxx商业： V
DD
= 5.0 V± 5 ％ ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 5.0 V± 10 ％ ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
OR3Txxx商业： V
DD
= 3.0 V至3.6 V ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 3.0 V至3.6 V ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
速度
参数
(T
J
= 85°C ，V
DD
=分钟）
读操作：
数据有效之后的地址（装置Kz [3：0 ]到F [ 6,4 ，2， 0]）的
数据有效的地址后（ F5 [A ：D ]为F [ 6 ， 4 ， 2 ， 0 ] ）
符号
民
RA_DEL
RA4_DEL
-4
最大
2.34
2.11
-5
-6
民
—
—
0.85
0.81
0.00
0.00
—
—
-7
最大
1.05
0.99
—
—
—
—
0.97
5.78
单位
最小值最大值最小值最大值
—
—
1.80
1.57
—
—
1.32
1.23
—
—
ns
ns
ns
ns
ns
ns
ns
ns
读操作时，时钟到数据锁存器/ FF ：
RA_SET
地址时钟建立时间（ Kz的[ 3 ： 0 ]为CLK ）
RA4_SET
地址时钟建立时间（ F5 [A ：D ]为CLK）
RA_HLD
从时钟地址保持时间（ Kz的[ 3 ： 0 ]从CLK ）
RA4_HLD
从时钟地址保持时间（ F5 [A ：D ]从CLK ）
时钟在PFU输出寄存器（ CLK到Q [ 6 ， 4 ， 2 ， 0 ] ）
REG_DEL
SMRD_CYC
读周期延迟
1.99
—
1.79
—
0.00
—
0.00
—
—
2.38
— 10.48
1.47 —
1.33 —
0.00 —
0.00 —
— 1.75
— 7.66
1.08 —
1.03 —
0.00 —
0.00 —
— 1.26
— 7.53
注：本表显示了最坏情况下的延迟。
ORCA
铸造报告中的一组路径代表相同的延迟单个路径
定时参数，并且可以精确地报告的延迟是小于列出的那些。
KZ [ 3 ： 0 ] ， F5 [A ：D ]
RA_DEL
RA4_DEL
F[6, 4, 2, 0]
RA_SET
RA4_SET
RA_HLD
RA4_HLD
CLK
REG_DEL
SMRD_CYC
Q[3:0]
5-4622(F)
图66.同步存储器读周期
110
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
