数据表
1999年6月
ORCA
系列3C和3T的FPGA
时序特性
（续）
表57. OR3C / TXXX输入到ExpressCLK （ ECLK ）快速捕获建立/保持时间（引脚到引脚）
（续）
OR3Cxx商业： V
DD
= 5.0 V± 5 ％ ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 5.0 V± 10 ％ ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
OR3Txxx商业： V
DD
= 3.0 V至3.6 V ， 0 ℃，
＆ LT ;
T
A
＆ LT ;
70 ℃;工业： V
DD
= 3.0 V至3.6 V ， -40°C
＆ LT ;
T
A
＆ LT ;
+85 °C.
描述
(T
J
= 85°C ，V
DD
=分钟）
输入ECLK保持时间（角
ECLK引脚）
速度
设备
民
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
OR3T20
OR3T30
OR3C/T55
OR3C/T80
OR3T125
—
—
0.00
0.00
—
—
—
0.00
0.00
—
-4
最大
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
-5
最大
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
0.80
0.00
0.00
0.00
0.00
0.00
0.00
0.00
-6
最大
—
—
—
—
—
—
—
—
—
—
民
0.00
0.00
1.10
0.00
0.00
0.00
0.00
0.00
0.00
0.00
-7
最大
—
—
—
—
—
—
—
—
—
—
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
输入ECLK保持时间（角
ECLK销，延迟的数据输入）
注意事项：
应使用所报告的结果，此表中的管脚到管脚定时参数代替
ORCA
代工。
该ECLK延迟是所有的PIO对设备的一侧，用于中间引脚输入，或者设备转角引脚输入的两个侧面。延迟
既包括输入缓存器延时与时钟路由到PIO时钟输入。
PIO ECLK LATCH
输入
CLKCNTRL
CLK
ECLK
5-4847(F).b
D
Q
图79.输入到ExpressCLK建立/保持时间
朗讯科技公司
129
AGERE [ AGERE SYSTEMS ]
