ORCA
系列3C和3T的FPGA
数据表
1999年6月
相位和占空比对输入的时钟速率从
5兆赫到120兆赫。该PCM可以与组合
FPGA逻辑来创建复杂的功能，诸如dig-
ITAL锁相环（ DPLL ） ，频率计数器，
和频率合成器或时钟倍频器。两
相变材料被每个设备提供的。
s
系统级特性
系统级的功能，减少胶合逻辑的要求
并在一个芯片上的系统成为可能。这些功能
在
ORCA
3系列包括：
s
s
完整的PCI局部总线达标。
两用微处理器接口（ MPI ）可
用于配置，回读，设备控制，并
设备的状态，以及用于通用接口
面临到FPGA 。无缝连接
i960
*和
PowerPC的
†
具有用户可配置处理器
提供的地址空间。
配置数据的能力与平行回读
内置的微处理器接口。
可编程时钟管理器（ PCM ）调整时钟
诚然，内部三态，双向总线以简单
由SLIC提供的控制。
每PFU 32 ×4的RAM ，可配置为单或双
为>176 MHz的端口。创建大，速度快的RAM / ROM
块（ 128 ×8中仅8 PFU就能）使用SLIC
解码器，银行的驱动程序。
s
s
s
*
i960
是Intel Corporation的注册商标。
†
PowerPC的
是国际商务的注册商标。
机器公司。
表2中。
ORCA
系列3系统性能
参数
16位可加载向上/向下计数器
16位累加器
8 ×8并行乘法器：
乘数模式，非流水线
1
ROM模式，非流水线
2
乘数模式，流水线
3
32 ×16的RAM （同步） ：
单口，三态总线
4
双端口
5
128 ×8 RAM （同步） ：
单口，三态总线
4
双端口
5
8位地址译码（内部） ：
使用Softwired的LUT
采用SLIC组件
6
32位地址译码（内部） ：
使用Softwired的LUT
采用SLIC组件
7
36位的奇偶校验（内部）
＃ PFU就能
2
2
11.5
8
15
4
4
8
8
0.25
0
2
0
2
-4
78
78
19
51
76
97
127
88
88
4.87
2.35
16.06
6.91
16.06
速度
-5
-6
102
131
102
131
25
66
104
127
166
116
116
3.66
1.82
12.07
5.41
12.07
30
80
127
151
203
139
139
2.58
1.23
9.01
4.21
9.01
-7
168
168
38
102
166
192
253
176
176
2.03
0.99
7.03
3.37
7.03
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
1.采用8× 1乘数模式（非流水线）实施，寄存器到寄存器，两个8位输入，一个16位输出。
2.使用两个32 ×12 ROM和一个12位加法器，一个8位输入，一个固定的操作数，一个16位输出实现。
3.采用8× 1倍频模式（完全流水线） ， 2个8位输入，一个16位输出（ 7月15日的PFU就能只包含流水线寄存器）来实现。
4.使用32 ×4的RAM模式与3态缓冲器读出的数据输出至双向读/写总线实现的。
5.采用32× 4双端口RAM模式下实现。
6.实现在一个被占领的部分SLIC与解码输出设置在同一个PLC为CE 。
7.实现五个部分占有SLIC组件。
6
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
