数据表
1999年6月
ORCA
系列3C和3T的FPGA
从并行模式
从并行模式是基本相同的
从串行模式不同的是8位数据输入上
引脚D [ 7：0]每个周期的CCLK 。由于8位数据
为每个CCLK周期的输入， DOUT引脚不
包含从并行模式的有效比特流。作为
结果，引线装置不能在从站中使用
并行模式在菊花链配置。
图62是用于连接的示意
从并联CON组fi guration模式。
WR
和
CS0
是
低电平有效的芯片选择信号，和CS1为主动 -
高的片选信号。这些芯片选择允许
用户精读中从并联连接gure多个FPGA
使用普通的8位数据总线向所有的模式
FPGA中。这些芯片选择然后可以用来选择
在FPGA （S）以与给定的比特数据流进行配置。
在芯片选择必须是活动的每个有效CCLK
循环直到设备已经完全亲
编程。它们可以循环，但与不活跃
必须满足建立和保持时间对每个有效POS-
可持续的竞争CCLK 。 D [ 7：0]中的FPGA的可连接
D [ 7：0] ，微处理器的唯一能在标准舞会
文件格式。如果一个。位或.rbt文件是从使用
ORCA
铸造，那么用户必须反映字节
的。位或.rbt文件或离开。位或.rbt文件
不变，并连接D [ 7：0]在FPGA至D [0：7 ]
的微处理器。
FPGA CON组fi guration模式
（续）
从串模式
从串行模式主要用于多个时
FPGA被配置在菊花链（见菊花
链节） 。它也可用于在FPGA evalua-
灰板，接口的下载电缆。一
设备在从串行模式可以被用作引线
设备以菊花链。图61示出了连接
系统蒸发散了从串行配置模式。
该CON组fi guration数据提供到FPGA的DIN
与CON组fi guration CCLK时钟输入同步
输入。之后， FPGA已经加载了CON组fi guration数据，
重传进来CON组fi guration数据
DOUT 。 CCLK被路由到所有从串行模式
器件并联。
多个从FPGA的可装载同一CON-
同时音型。这是通过在加载完成
配置数据到并联在DIN输入。
DOUT
TO菊花
CHAINED
器件
MICRO-
处理器
OR
下载
电缆
INIT
PRGM
DONE
CCLK
DIN
ORCA
系列
FPGA
8
D[7:0]
DONE
INIT
CCLK
PRGM
V
DD
M2
M1
M0
HDC
最不发达国家
MICRO-
处理器
OR
系统
ORCA
系列
FPGA
V
DD
CS1
CS0
5-4485(F)
WR
图61.从串行配置示意图
M2
M1
M0
5-4487(F)
HDC
最不发达国家
图62.从并行配置示意图
朗讯科技公司
97
AGERE [ AGERE SYSTEMS ]
