数据表
1999年6月
ORCA
系列3C和3T的FPGA
可编程逻辑单元
（续）
内存模式
该系列3 PFU可用于实现一个32 ×4 （128位）的同步，双端口随机存取存储器
（内存） 。个PFU的存储器模式的框图如图9所示。该RAM也可以被配置为工作
作为单端口存储器和因为初始值可以被加载到配置过程中的RAM中，它也可以是
用作只读存储器（ROM） 。
F5 [A ：D ]
K
Z
[3:0]
CIN(WA4)
ð Q
4
5
读
地址[4 ：0]的
写
地址[4 ：0]的
DIN7(WA3)
ð Q
F6
F4
F2
F0
DIN5(WA2)
ð Q
ð Q
DIN3(WA1)
ð Q
ð Q
DIN1(WA0)
ð Q
读
DATA [ 3：0]
4
Q6
Q4
ð Q
DIN6(WD3)
ð Q
4
写
DATA [ 3：0]
ð Q
DIN4(WD2)
ð Q
Q2
Q0
DIN2(WD1)
ð Q
DIN0(WD0)
ð Q
ASWE （雷恩）
CE(WPE1)
LSR(WPE2)
CLK
ð Q
EN
S / R
写
启用
RAM时钟
5-5969(F)
图9.记忆模式
在PFU内存模式使用的所有LUT和锁存器/农民田间学校，包括在执行第九届FF如图
图9.读地址被输入在K
Z
[ 3 ： 0]和F5 [A ：D ]投入其中K
Z
[ 0 ]为LSB和F5 [A ：D ]是的
MSB ，和写地址输入上的CIN （MSB）和DIN [7 ， 5,3 ，1] ，有DIN [1]为LSB 。写入数据
输入在DIN [ 6,4 ， 2,0 ]，其中， DIN [6]为MSB ，而读出的数据是相对于F可组合地[ 6,4 ， 2,0 ]和
注册于Q [ 6,4 ， 2,0 ]具有F [6]和Q [6]为MSB 。写使能信号被输入在ASWE ，以及两个
写端口可以输入在CE和LSR 。该PFU CLK信号用于同步地写入数据。该
时钟的极性，写使能，并且端口可都是可编程的。写端口可以可以，如果禁用
它们不被使用。
朗讯科技公司
19
AGERE [ AGERE SYSTEMS ]
