ORCA
系列3C和3T的FPGA
数据表
1999年6月
可编程输入/输出单元格
(续)
解复用输入
的输入寄存器能力和两个输入端, IN1和IN2 ,从每个PIO的内部路由的组合
提供了用于输入信号分离而没有任何额外的资源。图24显示了输入配置
并且用于解复用一个复用的地址和数据信号的一般的定时。对PIO输入信号被发送到两个
输入锁存,并直接向IN2 。该信号被锁存时钟和输出的下降沿到在IN1路由。
地址和数据可以同时对可在系统时钟的上升沿。这些信号可以是寄存器
羊羔或PLC的那个时钟边沿以其它方式处理。图24还示出了可能使用的SLIC的
解码器执行一个地址译码,使该寄存器为接收的输入数据。虽然时机
示出的是用于使用所述输入寄存器的锁存器,它也可以以同样的方式作为FF使用。还注意的是,显
在PIO发现的NAL输入IN1和IN2可以互换。
其他地址
线
PIO
IN1
PLC
DEC
SLIC
PAD
D
Q
SCLK
IN2
D
CE
Q
SCLK
PIO输入
DATA1
ADDR2
DATA2
ADDR3
DATA3
ADDR4
DATA4
ADDR5
PIO LATCH
产量
ADDR1
ADDR2
ADDR3
ADDR4
ADDR5
PLC FF
产量
DATA0
DATA1
DATA2
DATA3
DATA4
5-5798(F)
图24. PIO输入解复用
40
朗讯科技公司