ORCA
系列3C和3T的FPGA
数据表
1999年6月
配置数据的加载后继续
铅设备已经接受了它的配置数据，如果其
内部帧位计数器尚未达到长
算。当配置RAM已满， num-
收到的比特误码率小于所述长度计数字段，
FPGA中移动的任何其他数据列于DOUT 。
该CON组fi guration数据读入从设备的DIN
在CCLK的上升沿和移出DOUT
上的CCLK的下降沿。图63示出了
在一个菊花加载多个FPGA连接
链CON组fi guration 。
CCLK为菊花链设备的产生
这是在从串行模式的不同而不同的
铅设备CON组fi guration模式。一个主paral-
LEL模式设备使用其内部时序发生器
产生在8倍的内存内部CCLK
地址率（ RCLK ） 。异步外围设备
模式器件输出8个CCLK每个写周期。
如果铅设备配置为从机模式， CCLK
必须路由到引线装置和所有的
菊花链设备。
FPGA CON组fi guration模式
（续）
菊花链
多个FPGA可以通过使用菊花被构造
链中的FPGA 。菊花链采用了领先的FPGA
和一个或多个FPGA CON连接gured在从串行
模式。领先的FPGA可以CON组fi gured在任何模式
除了从并行模式。 （菊花链可
与讨论边界扫描ram_w指令
后。 ）
所有菊花链式连接的FPGA被串联连接。
每个FPGA读取和转移的序言和长度
正面CCLK进出负面CCLK计数
边缘。
已经接收到前导码的上游的FPGA
和长度计数输出高DOUT上，直到它有
接收到这样的数据帧的适当数量
下游的FPGA没有收到帧的起始位
对。装载和重传前导后
和长度计数到菊花链从设备的
铅设备加载配置数据帧。
CCLK
A[17:0]
A[17:0]
DOUT
CCLK
DIN
DOUT
CCLK
DIN
DOUT
EPROM
D[7:0]
OE
CE
DONE
ORCA
系列
D[7:0]
FPGA
主
DONE
ORCA
系列
FPGA
从站＃ 1
DONE
INIT
HDC
最不发达国家
RCLK
V
DD
PRGM
M2
M1
M0
ORCA
系列
FPGA
SLAVE ＃ 2
V
DD
PRGM
节目
V
DD
V
DD
OR
GND
M2
M1
M0
INIT
HDC
最不发达国家
RCLK
V
DD
PRGM
M2
M1
M0
INIT
HDC
最不发达国家
RCLK
V
DD
5-4488(F
图63.菊花链配置示意图
正如图63中，
INIT
销为所有FPGA连接在一起。这是必需的，以保证
上电和初始化将正常工作。在一般情况下， DONE引脚为所有FPGA还连接
一起如图所示，以保证所有FPGA同时进入启动状态。这未必是
必需的，这取决于所需的启动序列。
98
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
