ORCA
系列3C和3T的FPGA
数据表
1999年6月
时序特性
(续)
表61.主串行配置模式时序特性
OR3Cxx商业: V
DD
= 5.0 V± 5 % , 0 ℃,
& LT ;
T
A
& LT ;
70 ℃;工业: V
DD
= 5.0 V± 10 % , -40°C
& LT ;
T
A
& LT ;
+85 °C.
OR3Txxx商业: V
DD
= 3.0 V至3.6 V , 0 ℃,
& LT ;
T
A
& LT ;
70 ℃;工业: V
DD
= 3.0 V至3.6 V , -40°C
& LT ;
T
A
& LT ;
+85 °C.
参数
DIN建立时间*
DIN保持时间
CCLK频率( M3 = 0 )
CCLK频率( M3 = 1 )
CCLK要放出去的延迟
符号
T
S
T
H
F
C
F
C
T
D
民
60.00
0.00
5.00
0.63
—
最大
—
—
16.67
2.08
5.00
单位
ns
ns
兆赫
兆赫
ns
*数据被从外部串行ROM同步输出。时钟与串行ROM中的数据的延迟必须小于由于CCLK的频率
提供了串行ROM的数据必须建立并等待下一个CCLK上升沿之前移入FPGA 。
注:串行CON组fi guration数据传输出来DOUT在CCLK的下降沿后,输入到DIN 。
CCLK
T
S
DIN
T
H
n位
T
D
DOUT
n位
5-4532(F)
图83.主串行配置模式时序图
136
朗讯科技公司