数据表
1999年6月
ORCA
系列3C和3T的FPGA
从一个象限的PXH段可以CON组
连接的，通过一个CIP到它的对应的相对
象限，提供了一个路径，跨越阵列
太平洋岛国。因为被动的CIP是用于连接两个
PXH段，三态信号可以被路由上的
2 PXH段在相反的象限，然后
通过这个CIP连接。由于与HIQ和VIQ
块， CIPS和缓冲区允许半字节宽的连接
该interquad段之间，所述XH段，
和X5段。
高层次的路由资源
（续）
PIC Interquad （ MID ）的路由
还有在每一个太平洋岛国之间的连接
象限，以及一个时钟控制（ CLKCNTRL ） MOD-
ULE （特殊功能块部分讨论）
PIC的路由和interquad路由之间。
这些块被称为LMID （左） ， TmID是否（上部），把RMID
（右）和BMID （底部）。 TmID是否路由显示
在图30中与HiQ的和VIQ块时，只
连接到PIC路由是到全局PXH和
PX5段。
关闭
EXPRESSCLK LEFT
EXPRESSCLK RIGHT
PIC本地时钟
右
PIC本地时钟
从左至右
PXL [9：0 ]
PXH [7 ：0]的
PX5 [9：0 ]
PX2 [4 ：0]的
PX1 [4 ：0]的
PSW [7：4 ]
PSW [3 ：0]的
PSW [7：4 ]
PSW [3 ：0]的
IN2 [A ：D ]从左至右
在[A ：D ]右
CORNER ExpressCLK
1v9xL[4]
1v8xL[3]
Iv5xL[2]
Iv5xL[0]
快速时钟
1v0xL[2]
1v0xL[0]
Iv7xL[2]
Iv7xL[0]
Iv6xL[3]
Iv6xL[1]
Iv4xL[3]
Iv4xL1]
Iv3xL[3]
Iv3xL[1]
Iv2xL[2]
Iv2xL[0]
Iv1xL[3]
Iv1xL[1]
5-5822(F)
图30.顶（ TmID是否）路由
朗讯科技公司
49
AGERE [ AGERE SYSTEMS ]
