数据表
1999年6月
ORCA
系列3C和3T的FPGA
几乎是一个完整的周期。这示于图48A 。该
延迟的正被补偿量，加
时钟设置时间和一定的余量，就是量
少
比该输出时钟被延迟一个完整时钟周期
从输入时钟。
在一些系统中，理想的是从操作逻辑
，在不同阶段运行几个时钟。这
技术通常在基于微处理器的系使用
TEMS传输和处理数据同步
功能区之间，但不承担exces-
西伯延迟。图48B示出了输入时钟和一个
输出时钟运行180 °异相。它也显示了
一个版本的输入时钟的被移位近似
左右180°用逻辑门来创建一个反相器。
注意，反相时钟比真移位更多
180° ，由于反相器的传播延迟。该
PCM
输出时钟不会从这种延迟受苦。额外
倚重， 180 °相移
PCM
输出可以被转移
由一些规模较小的量来实现转向早期180 °
时钟也占了负载效应。
中的度的相移，时钟的相位的计算
是可调的DLL方式具有相对于第
延迟增量（见表27 ） ：
相位调整= （延迟） * 11.25 ，
相位调整= （ （延迟） * 11.25 ） - 360
延迟
＆ LT ;
16
延迟> 16
可编程时钟管理器（ PCM ）
（续）
PCM应用
下面讨论的应用仅仅是一个小的
可能的采样使用的
PCM 。
检查
朗讯科技公司
ORCA
FPGA的互联网网站
（列于本数据表的末尾）的额外应用程序
阳离子笔记。
时钟相位调整
该
PCM
可用于调整输入的相位
时钟。其结果是输出时钟具有其活性
边前或后的有效边沿
输入时钟。时钟相位调整accom-
通过延迟时钟plished在DLL的模式。这是显示
倔强的延迟锁定环（ DLL ）模式部分。
使用延迟时钟作为早期或晚期的例子
相位调整的时钟在以下对 - 概述
图。
一个输出时钟之前的输入时钟可以是
用于补偿时钟延迟的主要原因是
过度负荷。前面的输出时钟
真的不早相对于输入时钟，但被延迟
DLL延迟
时钟延迟和设置
被补偿
输入时钟
输出时钟
A.生成的早期时钟
意外的相
SHIFT DUE TO
反相器延迟
输入时钟
DLL延迟
PCM输出时钟
反相输入时钟
B.多相时钟发生器使用DLL
5-5979(F)
图48.时钟相位调整使用PCM
朗讯科技公司
83
AGERE [ AGERE SYSTEMS ]
