ORCA
系列3C和3T的FPGA
数据表
1999年6月
在太平洋岛国时钟
由于3系列FPGA具有闩锁和农民田间学校在
所述的I / O ，就必须有时钟信号分配
对PIO以及PLC的阵列中。该系统
时钟，快时钟，并且
ExpressCLK
可用
对于PIO时钟。
PIC系统时钟
还有在每一个PIC五家本地系统时钟线。
很像在PFU一个时钟，两个源
在PIC从长期内产生的本地时钟PIC
线。一个是从10集PIC长的产生
线（ PXL ）运行平行于一侧的太平洋岛国，以及
另一种是从该组的10长行生成（ xL的）
从PLC阵列，在PIC终止。另
当地PIC系统时钟路由来自一组十
在相邻的PLC即平行于侧面xL的线
在PIC所在的阵列。第四本地
PIC系统时钟路由来自一组10长
从PLC阵列线（ xL的） ，在相邻终止
分的PIC是不一样的PIC对的一部分。很像
这是用来分发在PLC上的E1信号
本地时钟对PFU的源，在第五本地时钟线
每个PIC来自当地的PSW信号。这个时钟
信号的每个PIC的是如图33所示。其中的一个
被选择为系统五名当地PIC系统时钟
在PIO的时钟信号。它被用作对PIO系统
时钟对输入和输出的时钟作为选
内PIO 。在PIC共享同一个系所有PIO
统时钟。
PIC ExpressCLK
该
ExpressCLK
在PIC使用的信号锁存/农民田间学校
来自驻留在CLKCNTRL功能块
在PIC所在的边的中间。一
单个信号来自CLKCNTRL和被驱动
通过独立的缓冲区到两个ExpressCLK长的电线。
一
这些ExpressCLK
信号去对太平洋岛国
的右侧（见上文）的CLKCNTRL块，并且
其他
ExpressCLK
信号进入的PIC上的左
（下图）在那边的CLKCNTRL块。
时钟分配网络
（续）
时钟源PLC阵列
一个时钟源是全局可用的
PLC的阵列可以是来自任何用户的I / O焊盘，任意的
ExpressCLK
垫，或在内部产生源。
系统时钟
如可编程输入/输出单元格中描述
部分太平洋岛国都集中在相邻的一对。中的任何一个
八垫在PIC对可以驱动一个时钟脊椎
行或列。用于在芯片的顶部PIC的对，所述
与左PIC的相关联的列具有时钟
脊柱，对于在底部对，正确的PIC列
脊柱。一对顶部的PIC源脊椎
从左侧的阵列，且所述底部的PIC
一对源从右侧的阵列的脊柱。
时钟延迟和偏斜是由具有单个最小化的
每对太平洋岛国的时钟缓冲器。时钟脊柱每个
一对，也可以由4的PIC开关中的一个驱动
段（ PSW）中的对中的每个PIC的。这允许
PLC的阵列中产生的信号被路由到
全局时钟脊椎网络。的系统时钟输出
所述可编程时钟管理器（PCM）的也可以是
通过PSW路由到全球系统时钟刺
段。图33示出了时钟脊柱multiplex-
荷兰国际集团结构为在阵列的顶部的一对太平洋岛国的。
快速时钟
快时钟刺货源到PLC阵列
从装置的由每一侧
ExpressCLK
PADS
经由CLKCNTRL功能块（在所描述的
特殊的功能块部分） 。该
ExpressCLK
和
从焊盘快时钟源示于图34
并且将进一步在说明
ExpressCLK
输入
款。
pSW[4]
pSW[5]
pSW[6]
pSW[7]
垫
PAD B
PAD ç
PAD ð
垫
PAD B
PAD ç
PAD ð
pSW[4]
pSW[5]
pSW[6]
pSW[7]
至本地时钟
脊柱
TPICL
至本地时钟
TPICR
5-5800(F)
图33. PIC系统时钟产生脊椎
52
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
