ORCA
系列3C和3T的FPGA
数据表
1999年6月
FPGA CON组fi guration模式
（续）
异步外设模式
8
DOUT
PRGM
D[7:0]
RDY / BUSY
INIT
DONE
CCLK
TO菊花
CHAINED
器件
图56示出了所需的异步连接
异步的外设模式。在这种模式下，FPGA
系统接口是相似的微处理器的
外设接口。微处理器产生的
控制信号提供给写一个8位字节到FPGA中。该
FPGA控制输入包括低电平有效
CS0
和主动 -
高CS1片选和
WR
和
RD
输入。该芯片
选择可循环或保持在一个静态电平
在CON组fi guration周期。每个数据字节是令状
10到FPGA中的D [ 7 ： 0 ]输入引脚。 D [ 7：0]的
FPGA的可连接到D [7：0 ]的microproces-的
感器只有一个标准舞会文件格式。如果一个。位或
.rbt文件是从使用
ORCA
铸造，那么用户必须
镜字节的。位或.rbt连接文件或离开。位或
.rbt音响文件不变，并连接D [ 7：0]的FPGA来
D [ 0：7]的微处理器。
该FPGA提供了一个RDY /
忙
状态输出，从而提供与
美食另一个字节可以加载。在RDY低/
忙
表示该双缓冲保持/移位寄
存器还没有准备好接收数据，该引脚必须
被监测的另一个数据字节之前去高
可以写入。在最短的时间RDY /
忙
是低
发生在当一个字节装入保持寄存器和
移位寄存器是空的，在这种情况下，一个字节是
立即传输到移位寄存器。在长期
美国东部时间RDY /
忙
维持低位时出现
字节装入保持寄存器和移位
寄存器刚刚起步CON组fi guration数据移入
CON组fi guration RAM 。
在RDY /
忙
状态也可在D7引脚通过
使芯片的选择，设定
WR
高，并且硐
ING
RD
低，其中，所述
RD
输入提供一个输出
能为D7引脚时，
RD
是低的。为D [6： 0]引脚
未启用开车时
RD
是低的，因此
仅作为输入引脚在异步外围设备
模式。任选地，用户可忽略的RDY /
忙
状态，只是等待的最长时间它会
采取的RDY /
忙
线变高，表示
FPGA已准备好更多的数据，写入下一个前
数据字节。
MICRO-
处理器
地址
解码逻辑
公共汽车
调节器
V
DD
CS0
CS1
RD
WR
M2
M1
M0
ORCA
系列
FPGA
HDC
最不发达国家
图56.异步外设配置
微处理器接口
（ MPI）的
模式
内置
MPI
在3系列FPGA的设计中使用
在配置FPGA 。图57和图58展示
在无缝连接的FPGA配置和读
从背面
PowerPC的
和
i960
处理器， respec-
tively 。当通过模式引脚使能，
MPI
处理所有的配置/回读控制和手工
摇与主机处理器。对于单个FPGA CON-
成形，主机设置配置控制
注册
PRGM
位到零，然后返回一个和后
看完了
INIT
信号为高的
MPI
状态
寄存器，数据传输8位的时间到FPGA的
D [ 7：0]输入引脚。
如果通过菊花链配置多个FPGA
操作是需要的话， MP_DAISY位必须被设置
的配置控制寄存器
MPI 。
因为
涉及的菊花链配置中的等待时间的，
该MP_HOLD_BUS位可以被设置为零，而不是
一个用于菊花链运作。这允许
MPI
to
确认配置之前的数据传输
信息已系列化和转移的
FPGA菊花链。前期确认的FreeS
主机处理器以执行其它系统任务。 CON-
与MP_HOLD_BUS位为零，需要搞清楚
主机微处理器轮询的RDY /
忙
位
该
MPI
状态寄存器和/或使用
MPI
打断
能确认的准备
MPI
了解更多
配置数据。
94
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
