数据表
2001年8月
ORCA
®
ORT8850现场可编程系统芯片（ FPSC ）
八通道x 850 Mb / s的背板收发器
介绍
现场可编程系统芯片（ FPSCs ）带来
全新的维度可编程逻辑： FPGA
逻辑和在单一的嵌入式系统的解决方案
装置。杰尔系统公司已开发出解决方案
谁需要的许多优点设计师
基于FPGA的设计实现中，再加
高速串行背板的数据传输。建立在
4系列可重配置的嵌入式系统级芯片
（SoC）的架构中， ORT8850家族是由
含八个通道背板收发器，
每个工作在高达850兆比特/秒（ 6.8千兆位/秒时
所有八个通道被使用）的全双工同步
接口，内置有时钟和数据恢复（CDR）
在标准单元的逻辑，以及高达600K可用
FPGA系统门。的CDR电路是一个宏
从杰尔的智能硅宏库，
并已在许多实施
应用，包括ASIC的标准产品，
FPSCs创造SONET / SDH STS - 3 /接口
STM-1 ，STS- 12 / STM-4 ，STS- 48 / STM -16，和STS-
192 / STM-64的应用程序。在添加协议的
和访问逻辑，如与协议无关fram-
器，异步传输模式（ATM ）成帧器，
包过SONET （ POS ）接口，并制定者
HDLC的互联网协议（ IP ） ，设计人员可以构建一个
可配置的接口保留证明背板
驱动器/接收器技术。设计人员还可以使用
装置来驱动整个总线的高速数据传送
内的不SONET / SDH的基础正在系统。为
例如，设计人员可以构建一个6.8 Gb / s的PCI至PCI
半桥使用我们的PCI软核。
该ORT8850系列提供无时钟高速
接口掐间的沟通，在黑板或
通过背板。的内置时钟恢复
ORT8850允许更高的系统性能， eas-
在一个多板系统耶尔到设计时钟域，
在背板上，并较少的信号。网络设计 -
商将从背板收发器作为受益
网络终端设备。背板传输
ceiver提供SONET数据加扰/解扰
和简化的SONET帧，指针移动，并
传输开销处理，加上所述可编程
逻辑终止网络到专用的系
TEMS 。对于非SONET应用程序，所有的SONET功能
族体是从用户和没有事先隐藏
网络知识是必需的。 8850还
提供8B / 10B编码，除了SONET scram-
金光闪闪。
还包括在设备上有三个全双工，高
高速并行接口，由8位数据，连续的
控制（如启动细胞的） ，和时钟。接口
提供双数据速率（ DDR）的数据速率高达
311兆赫（每引脚622兆比特/秒），并将该数据转换
器件内部成32位宽的数据运行在
半速率在一个时钟沿。功能，如中心 -
荷兰国际集团的发射时钟，在发送数据的眼睛是
由接口自动完成。应用程序
通过这个接口传递包括一个并行底板
界面类似最近提出的
的RapidIO ™
基于分组的接口。
表1中。
ORCA
®
ORT8850家庭提供FPGA逻辑
设备
ORT8850L
ORT8850H
PFU行
26
46
PFU
柱
24
44
总
PFU就能
624
2024
FPGA
用户I / O
296
536
的LUT
4,992
16,192
EBR
块
8
16
EBR位
(K)
74
147
可用
盖茨（ K）
260—470
530—970
注意：嵌入芯和接口不包括在上述栅极counts.The可用门数从一个逻辑门只
数到一门数假设PFU就能/ SLIC组件的20 ％被用作RAM中。该逻辑门仅数包括每个PFU / SLIC
（计为108门/ PFU ） ，其中每个LUT 12门/ FF对（ 8元PFU ） ，每SLIC / FF对12门（ PFU每一个） 。
每四个PIO组都算作16门（ 3 FFs的，快俘获锁存器，输出逻辑， CLK和I / O缓冲器） 。 PFU就能用
作为RAM的每比特四个城门都算，每个PFU能够实现32 ×4的RAM （或512门）每PFU的。嵌入式
RAM块（ EBR）计为每位四个城门外加每个块都有一个额外的25K门。 7K栅极被用于每个PLL与
50K门，用于嵌入式系统总线与微处理器接口逻辑。无论是EBR和PLL中都保守地使用
门计算。
AGERE [ AGERE SYSTEMS ]
