T8531A / T8532多通道可编程
编解码器芯片组
初步数据表
2001年9月
销信息
（续）
表1. T8532引脚说明
数
64, 8, 10, 18,
31, 39, 41, 49
1, 7, 11, 17, 32,
38, 42, 48
2, 6, 12, 16, 33,
37, 43, 47
3, 5, 13, 15, 34,
36, 44, 46
9, 19, 27, 30,
40, 50, 63
4, 14, 21,
35, 45
51
62
60, 59
名字
VTX [7 ：0]的
VRTX [7 ：0]的
VRP [7：0 ]
VRN [7 ：0]的
V
DDA
TYPE
AI
AI
AO
AO
—
名称/功能
模拟输入。
发送信号电压进行编码。
发送参考电压。
2.4 V基准电压源。每个引脚都必须有一个sep-
与相应的VTX引脚相连，独的供应。
同相接收输出。
该引脚可以驱动高阻抗负载
为差分或单端。它是VRN输出的补码。
接收反相输出。
该引脚可以驱动高阻抗负载
差分或单端。它是VRP输出的补码。
5 V模拟电源。
电源去耦电容（ 0.1
µF)
应该从每个V连接
DDA
引脚连接到模拟地。电容器
应设在尽可能靠近器件引脚。
模拟地。
5 V数字电源。
去耦用0.1
µF
电容数字
地面上。
数字地。
过采样传输数据。
四个通道的1.024兆赫
Σ-∆
发送
数据通过每个这些引脚发送到T8531A 。的数据速率
是4.096兆赫。
过采样接收数据。
四个通道的1.024兆赫
Σ-∆
接受
数据被从T8531A接收关于这些引脚。的数据速率是
4.096兆赫。
接口时钟。
在4.096 MHz时钟进入该引脚从T8531A
作为比特时钟对所有的过取样的数据传输
该芯片与T8531A这是主时钟输入的T8532 。
接口的帧同步。
这个信号用作用于过的帧同步
在T8532和T8531A的采样数据接口
控制数据接口输入。
该T8531A发送控制寄存器地址
和数据通过该引脚的T8532 。一个地址字节和一个数据
CCS被触发，每次一个字节被接受。
控制数据接口输出。
控制寄存器的内容同步输出
通过这个引脚。
控制接口片选（低电平有效） 。
此低电平有效的输入
使得控制接口。
复位（低电平有效） 。
该输入必须拉高正常运行。
当拉瞬间低（至少1
µs)
而OSCK是积极的，所有的亲
在设备可编程寄存器复位到下指定的国家
上电初始化。该引脚具有内部上拉电阻。
无连接。
无需连接到芯片中。这些引脚可以用作逻辑电平
配合点。
V
SSA
V
DDD
V
SSD
OSDX [1 ：0]的
—
—
—
CO
61, 58
OSDR [1 ：0]的
CI
57
OSCK
CI
56
54
OSFS
CDI
CI
CI
52
53
55
CDO
CCS
RSTB
CO
CI
TI
u
20, 22—26,
28, 29
NC
—
注： TI = TTL输入， TO = TTL输出; CI = CMOS输入，CO = CMOS输出; AI =模拟输入， AO =模拟输出;我
u
表示一个上拉
设备包含在该引脚，我
d
表示一个下拉器件也包含在该脚。
8
杰尔系统公司
AGERE [ AGERE SYSTEMS ]
