数据手册，修订版3
2005年9月21日
表6-52 。 Receive_CHI_Time_Slot_Offset （读/写）
TSI-1
1K X 1K时间时隙交换器
每个传入CHIS的可以独立设计和具有独特的程序从主帧偏移
同步。寄存器的这个银行工作在结合相应Receive_CHI_Configuration寄存器
（见
提供这种控制。这些寄存器提供的时隙偏移。该
Receive_CHI_Configuration寄存器提供的位和小数位偏移控制。
地址
0x01000—0x0101E
位
15:8
7:0
未使用。
Receive_CHI_Offset 。
时隙用于接收CHIS抵消。该值应为
如下编程器（RTO =要偏移的接收时隙的数量） ：
CHI率
16兆位/秒
8兆比特/秒
4兆位/秒
2兆比特/秒
表6-53 。 Transmit_CHI_Time_Slot_Offset （读/写）
每个出射CHIS的可以独立设计和具有独特的程序从主帧同步偏移
chronization 。寄存器的这家银行的工作和相应的Transmit_CHI_Configuration寄存器配合（见
提供这种控制。这些寄存器提供的时隙偏移。该Transmit_CHI_Configuration
寄存器提供的位和小数位偏移控制。
地址
0x01080—0x0109E
位
15:8
7:0
未使用。
Transmit_CHI_Offset 。
时隙偏移发射CHIS 。该值应
编程如下（ TTO =发射时隙的数量要偏移） ：
CHI率
16兆位/秒
8兆比特/秒
4兆位/秒
2兆比特/秒
OFFSET
TTO （ 0-255 ）
TTO （ 0-127 ）
TTO （ 0-63 ）
TTO （ 0-31 ）
TC_TS_OFF价值
TTO
TTO ×2
TTO ×4
TTO ×8
名称/说明
默认
—
—
OFFSET
RTO （ 0-255 ）
RTO （ 0-127 ）
RTO （ 0-63 ）
RTO （ 0-31 ）
RC_TS_OFF价值
RTO
（ （RTO ×2） + 2）的模256
（ （ RTO ×4） + 6 ）模256
（ （ RTO ×8 ） + 14 ）模256
名称/说明
默认
—
—
杰尔系统公司
53
AGERE [ AGERE SYSTEMS ]
