旭化成
[AK5392]
14
SCLK
I / O
15
16
SDATA
FSYNC
O
I / O
17
CLK
I
18
CMODE
I
19
HPFE
I
20
21
22
23
24
25
26
27
28
TEST
BGND
AGND
VA
AINR-
AINR +
VCOMR
GNDR
VREFR
I
-
-
-
I
I
O
-
O
串行数据时钟引脚
数据同步输出在SCLK的下降沿。
从模式：
SCLK需要超过48fs时钟。
主模式：
SCLK输出128fs的时钟。 SCLK保持"L"复位过程中。
串行数据输出引脚
MSB在前， 2的补数。 SDATA保持"L"复位过程中。
帧同步信号引脚
从模式：
当"H" ，数据位同步输出SDATA 。
主模式：
FSYNC 2FS输出时钟。
FSYNC保持"L"复位过程中。
主时钟输入引脚
CMODE = "H" ： 384fs
CMODE = "L" ： 256fs
主时钟选择引脚
"L" ： CLK = 256fs （ 12.288MHz的@ FS = 48kHz的）
"H" ： CLK = 384fs （的18.432MHz @ FS = 48kHz的）
高通滤波器使能引脚
"L" ：禁用
"H" ：启用
TEST引脚
应连接DGND 。
基板接地引脚， 0V
模拟地引脚， 0V
模拟电源引脚， 5V
RCH负模拟输入引脚
RCH模拟正输入引脚
RCH通用电压引脚， 2.5V
RCH参考接地引脚， 0V
RCH参考电压引脚， 3.75V
通常连接到GNDR用10μF的电解电容器和
一个0.1uF的陶瓷电容器
0188-E-01
-4-
1997/11
AKM [ ASAHI KASEI MICROSYSTEMS ]
