6811
12位串行输入,
锁存源极驱动器
A6811xEP
消隐
OUT
12
OUT
9
A6811xLW
OUT
11
OUT
12
消隐
18
17
V
BB
16
15
14
OUT
8
OUT
7
负载
供应
地
OUT
6
1
2
3
4
BLNK
20
19
18
17
OUT
10
OUT
9
OUT
8
OUT
7
负载
供应
地
OUT
6
OUT
5
OUT
4
OUT
3
串行
数据输出
串行
DATA IN
逻辑
供应
时钟
频闪
4
5
6
7
8
V
DD
CLK
ST
BLNK
20
19
3
2
1
串行
数据输出
串行
DATA IN
逻辑
供应
时钟
频闪
注册
注册
锁存器
锁存器
5
6
7
8
9
10
V
DD
CLK
ST
V
BB
16
15
14
13
12
11
12
10
11
13
9
OUT
1
DWG 。 PP- 059-4
OUT
1
OUT
5
OUT
2
典型的输入电路
VDD
DWG 。 PP- 029-6
ALLOWABLE封装功耗(瓦)
2.5
后缀' A' ,R
θJA
= 55 ° C / W
IN
2.0
后缀' EP ',R
θJA
= 59 ° C / W
1.5
DWG 。 EP- 010-5
典型的输出驱动器
V
BB
1.0
0.5
后缀' LW ',R
θJA
= 70 ° C / W
OUT
N
0
25
50
75
100
125
环境温度
°C
150
DWG 。 GP- 024-5
DWG 。 EP- 021-19
115东北托夫,箱15036
马萨诸塞州伍斯特01615-0036 ( 508 ) 853-5000
版权所有©2000 , Allegro MicroSystems公司