A6278
和
A6279
串行输入恒流锁存
LED驱动器，具有LED开路检测
特点和优点
▪
▪
▪
▪
▪
▪
▪
▪
▪
3.0〜 5.5 V逻辑电源电压范围
施密特触发器输入，提高了抗噪声能力
上电复位（ POR ）
截至90毫安恒流下沉输出
LED开路检测
低功耗CMOS逻辑电路和锁存
高数据输入速率
在输出端20 ns的典型惊人延迟
内部欠压锁定和热关断（ TSD ）电路
描述
在A6278和A6279器件是特别设计
LED显示应用。每个BiCMOS工艺设备
包括CMOS移位寄存器，随附的数据锁存
和NPN恒流灌电流驱动器。在A6278中含有
8水槽的驱动，同时有在A6279 16 。
CMOS移位寄存器和锁存允许直接连接
以微处理器为基础的系统。用3.3或5 V逻辑
供，典型的串行数据输入速率可以达到高达25兆赫。
LED的驱动电流是由用户的选择来确定
单个电阻器。 CMOS串行数据输出允许级联
在需要额外的应用程序的多个装置之间
驱动线路。打开LED的连接可被检测并发出信号
返回主机的微处理器通过串行数据
OUT引脚。
提供四种封装形式：一个MLP / QFN表面贴装，
0.90毫米总高度标称值（仅A6279 ） ;一个DIP （A型）
对于通孔的应用;和含铅表面贴装，一
SOIC （类型LW）和外露散热垫的TSSOP （类型
LP ） 。为A6278全包的款式都是相同的电
给对方，因为是A6279封装形式。所有封装
有铅（Pb ）免费，采用100％雾锡电镀引脚框。
包：
28引脚MLP / QFN封装（后缀ET ）
16和24引脚DIP （后缀A）
16和24引脚TSSOP （后缀LP ）
16和24引脚SOIC （后缀LW ）
不按比例
功能框图
逻辑
供应
串行
DATA IN
时钟
V
DD
串行 - 并行移位寄存器
串行
数据输出
V
DD
UVLO
产量
启用
LATCH
启用
控制逻辑
块
锁存器
输出控制驱动器和开路检测
REXT
I
O
调节器
裸露焊盘
（ ET和LP包）
OUT7 （ A6278 ）
OUT15 （ A6279 ）
GND
OUT0 OUT1
V
LED
6278 -DS ，第4
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
