5890
和
5891
8位串行输入，
锁存源极驱动器
串行数据输入端存在被转印
上的逻辑，移位寄存器的“0 ”到逻辑“1”的
该时钟输入脉冲的过渡。上
以后的时钟脉冲，移位寄存器的数据
对串行数据信息OUT-
PUT 。串行数据必须出现在
输入之前的时钟输入的上升沿
波形。
G
OUT
N
DWG 。编号A- 12,649A
时钟
DATA IN
A
B
D
E
C
F
频闪
消隐
时序要求
(T
A
= + 25 ° C，V
DD
= 5 V ，逻辑电平V
DD
和地面）
A.
最小数据有效时钟脉冲之前
（数据建立时间） ........................................... ...............................
75纳秒
B.
最小数据有效时间时钟脉冲后
（数据保持时间） ............................................. ................................
75纳秒
C.
最小数据脉冲宽度.............................................. ..................
150纳秒
D.
最小时钟脉冲宽度.............................................. .................
150纳秒
E.
之间的时钟激活和频闪最短时间.......................
300纳秒
F.
最小选通脉冲宽度.............................................. ...............
100纳秒
G.
间频闪激活和典型时间
输出Transistion ................................................ .........................
500纳秒
时间就是代表一个3.3 MHz的时钟。更高的速度可能会达到
增加的电源电压;操作在高温下会降低
规定的最大时钟频率。
信息存在任何寄存器传输
ferred到各自的锁存器时，该选通
是高（串行到并行转换）。该
锁存器将继续，只要接受新数据
在选通脉冲保持高电平。应用场合
锁存器被旁路（频闪拉高）会
要求输出使能输入高
在串行数据输入。
当输出使能输入为高电平，
所有的输出缓冲器被禁止（关闭） ，而不
影响存储在所述锁存器中的信息或
移位寄存器。随着输出使能输入
低时，输出由状态控制
它们各自的锁存器。
真值表
串行
移位寄存器的内容
数据时钟
输入输入我
1
I
2
I
3
... I
N-1
I
N
H
L
X
H
L
R
1
R
2
...
R
1
R
2
...
R
N-2
R
N-1
R
N-2
R
N-1
R
N-1
R
N
X
X
串行
数据选通
输出输入
R
N-1
R
N-1
R
N
X
P
N
X
L
H
X
R
1
R
2
R
3
...
P
1
P
2
P
3
...
... X x高
R
N-1
R
N
P
N-1
P
N
L
L
L
L
P
1
P
2
P
3
... P
N-1
P
N
... L
L
锁存器的内容
I
1
I
2
I
3
...
I
N-1
I
N
产量
启用
输出内容
I
1
I
2
I
3
... I
N-1
I
N
R
1
R
2
R
3
...
X
X
X
...
P
1
P
2
P
3
...
P
N-1
P
N
X
L =低逻辑电平
H =高逻辑电平
X =无关
P =现状
R =以前的状态
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
