5895
8位串行输入，
锁存驱动程序
时钟
DATA IN
A
B
D
E
C
F
频闪
消隐
G
OUT
N
DWG 。编号A- 12,649A
时序条件
(V
DD
= 5.0 V逻辑电平V
DD
和地面）
A.
B.
C.
D.
E.
F.
G.
最小数据有效时钟脉冲之前
（数据建立时间） ........................................... ......................
75纳秒
最小数据有效时间时钟脉冲后
（数据保持时间） ............................................. ........................
75纳秒
最小数据脉冲宽度.............................................. ..........
150纳秒
最小时钟脉冲宽度.............................................. ........
150纳秒
之间的时钟激活和频闪最短时间...............
300纳秒
最小选通脉冲宽度.............................................. .......
100纳秒
间频闪激活和典型时间
输出转换................................................ ....................
1.0
µ
s
串行数据输入端存在被转移到移位寄存器
上的逻辑“0”到逻辑“1”的时钟输入脉冲的过渡。上
随后的时钟脉冲，寄存器转向数据信息
串行数据输出。串行数据必须出现在
输入之前的时钟输入波形的上升沿。
信息中存在的任何寄存器被转移到其相应的
锁存器当STROBE为高电平（串行到并行转换）。该
锁存器将继续，只要选通接收新数据
高举。应用中的锁存器被旁路（频闪绑
高），将要求输出使能输入可以在串行高
数据条目。
当输出使能输入为高电平时，所有的输出缓冲器
被禁用（ OFF） ，而不会影响储存在资料
锁存器或移位寄存器。随着输出使能输入低电平时，
输出是由它们各自的锁存器的状态进行控制。
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
