欢迎访问ic37.com |
会员登录 免费注册
发布采购

AS7C1026B-12JC 参数 Datasheet PDF下载

AS7C1026B-12JC图片预览
型号: AS7C1026B-12JC
PDF下载: 下载PDF文件 查看货源
内容描述: 5 V 64K ×16的CMOS SRAM [5 V 64K X 16 CMOS SRAM]
分类和应用: 静态存储器
文件页数/大小: 10 页 / 123 K
品牌: ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
 浏览型号AS7C1026B-12JC的Datasheet PDF文件第1页浏览型号AS7C1026B-12JC的Datasheet PDF文件第2页浏览型号AS7C1026B-12JC的Datasheet PDF文件第3页浏览型号AS7C1026B-12JC的Datasheet PDF文件第4页浏览型号AS7C1026B-12JC的Datasheet PDF文件第6页浏览型号AS7C1026B-12JC的Datasheet PDF文件第7页浏览型号AS7C1026B-12JC的Datasheet PDF文件第8页浏览型号AS7C1026B-12JC的Datasheet PDF文件第9页  
AS7C1026B  
®
Read waveform 2 (OE, CE, UB, LB controlled)3,6,8,9  
t
RC  
Address  
t
AA  
OE  
CE  
t
OE  
t
t
OH  
OLZ  
t
OHZ  
t
ACE  
t
t
HZ  
LZ  
LB, UB  
t
t
BA  
BHZ  
t
BLZ  
Data  
Data valid  
IN  
Write cycle (over the operating range) 11  
-10  
-12  
-15  
-20  
Parameter  
Symbol Min Max Min Max Min Max Min Max Unit  
Notes  
Write cycle time  
t
t
t
10  
8
8
0
7
0
0
5
0
1
7
5
12  
9
9
0
8
0
0
6
0
1
8
6
15  
10  
10  
0
7
20  
12  
12  
0
-
-
-
-
-
-
-
-
-
8
-
-
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
WC  
CW  
AW  
Chip enable (CE) to write end  
Address setup to write end  
Address setup time  
t
AS  
WP  
WR  
Write pulse width  
t
9
12  
0
Write recovery time  
t
0
Address hold from end of write  
Data valid to write end  
Data hold time  
t
0
0
AH  
t
t
8
10  
0
DW  
t
0
5
DH  
WZ  
OW  
Write enable to output in high Z  
Output active from write end  
Byte select low to end of write  
-
4, 5  
4, 5  
t
1
2
t
9
9
BW  
3/26/04, v 1.3  
Alliance Semiconductor  
P. 5 of 10