AS7C1024A
AS7C31024A
®
功能说明
该AS7C1024A和AS7C31024A是高性能CMOS 1048576位的静态随机存取存储器（SRAM）组织为设备
131,072字× 8位。它是专为需要快速数据存取，低功耗，以及简单的接口都需要的存储器应用。
平等地址访问和周期时间（T
AA
, t
RC
, t
WC
）的10/12/15/20 NS与输出使能访问时间（T
OE
） 5 ， 6 ， 7 ， 8纳秒非常适合高
高性能的应用。活跃的高和低的芯片使能（ CE1 ， CE2 ）允许轻松扩展内存与多个银行系统。
当CE1是高还是CE2低的设备进入待机模式。如果输入切换仍，设备会消耗我
SB
力。如果总线是
静态的，那么完全待机功耗达到（我
SB1
） 。例如， AS7C31024A保证不会超过根据标称满待机36MW
条件。该系列的所有器件将保留数据时， VCC下降低至2.0V 。
写周期是由断言写使能（ WE）完成，这两个芯片使（ CE1 ， CE2 ） 。输入引脚上的I / O0 -I / O7写入数据
在WE （写周期1）和CE1和CE2是（写周期2）的活性 - 无效边缘的上升沿。为了防止总线冲突，外部设备
应驱动I / O引脚后，才输出已被禁用与输出使能（ OE ）和写使能（ WE） 。
读周期是由断言输出使能（ OE ）完成，这两个芯片使（ CE1 ， CE2 ） ，用写使能（ WE）高。该芯片驱动
I / O管脚与由输入地址所引用的数据字。当任一芯片使能无效，输出使能无效，或写使能
活跃，输出驱动器保持在高阻抗模式。
绝对最大额定值
参数
在V电压
CC
相对于GND
任何引脚相对于GND电压
功耗
存储温度（塑料）
环境温度与V
CC
应用的
DC电流转换成输出（低电平）
AS7C1024A
AS7C31024A
两
两
两
两
两
符号
V
t1
V
t1
V
t2
P
D
T
英镑
T
BIAS
I
OUT
民
–0.50
-0.50
–0.50
–
–65
–55
–
最大
+7.0
+5.0
V
CC
+0.50
1.0
+150
+125
20
单位
V
V
V
W
°
C
°
C
mA
注：应力大于那些在上市
绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值仅为运行
该设备在这些或以外的本规范的业务部门所标明的任何其他条件的值，我们不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
真值表
CE1
H
X
L
L
L
CE2
X
L
H
H
H
WE
X
X
H
H
L
OE
X
X
H
L
X
数据
高Z
高Z
高Z
D
OUT
D
IN
模式
待机（我
SB
, I
SB1
)
待机（我
SB
, I
SB1
)
禁止输出（I
CC
)
阅读（我
CC
)
写（
ICC
)
关键： X =无关，L =低，H =高
9/26/02; 0.9.9
半导体联盟
9 P. 2
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
