AS7C33256PFS32A
AS7C33256PFS36A
®
功能说明
该AS7C33256PFS32A和AS7C33256PFS36A是高性能CMOS 8兆位的同步静态随机存取
存储器（SRAM ）器件组织为262144字× 32位或36位，并结合两阶段寄存器 - 寄存器流水线
对于任何给定的技术的最高频率。
6 / 7.5 ns的时钟存取时间短的循环时间（T
CD
的） 3.5 / 4.0纳秒启用166和133 MHz的总线频率。双芯片
启用和三芯片使能（ CE ）输入许可证的通用性和易于扩展内存。中的一个被启动的脉冲串操作
有两种方式：所述控制器地址选通（ ADSC） ，或者处理器地址选通（ ADSP ） 。突发提前引脚（ ADV ）
随后允许内部产生爆裂地址。
读周期开始与ADSP （无论WE和ADSC的）使用新的外部地址锁存到芯片上的
地址时， ADSP采样为低电平注册，芯片能够被采样有效，并且输出缓冲区启用OE 。
在读操作中存取的当前地址中的数据，由CLK的上升沿，在地址寄存器中登记的，也
输送到数据输出寄存器和驱动输出引脚上在CLK的下一个上升沿。 ADV是在时钟被忽略
边缘的样品ADSP断言，但被采样的所有后续时钟边沿。地址是在内部增加下一个
突发的访问时， ADV采样为低电平，无一不地址选通脉冲为高电平。突发模式可选择与
LBO
输入。同
LBO
未连接或驱动为高电平，突发操作使用交错式计数序列。同
LBO
低时，
装置使用一个线性的计数序列。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能
GWE写个人BW的状态全部32/36位不分[ A：D ]投入。交替地，当GWE是HIGH时，一个或多个
字节可以被写入通过断言BWE及相应的个别字节BWN信号（多个） 。
BWN被忽略的时钟边沿采样ADSP低，但被采样的所有后续时钟边沿。输出缓冲器是
禁用时BWN采样为低电平（无论OE ） 。数据移入数据输入寄存器时BWN采样
低。地址是内部递增到下一个突发地址，如果BWN和ADV采样低。该器件工作在
在真正的循环单周期取消选择的功能。
读或写周期也可以与ADSC代替ADSP启动。与ADSC启动周期之间的差异
和ADSP如下：
• ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
• WE信号进行采样的时钟沿采样ADSC低（和
ADSP
HIGH ） 。
•主控芯片使CE0块ADSP ，但不ADSC 。
AS7C33256PFS32A和AS7C33256PFS36A家庭工作于3.3V内核电源。 I / O的使用单独的电源
可在2.5V或3.3V工作电源。这些器件采用100引脚14 × 20毫米TQFP封装。
TQFP热容
参数
输入电容
I / O容量
*
保证未测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
IN
= V
OUT
= 0V
民
-
-
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数被采样
条件
测试条件遵循的标准测试方法
以及用于测量热过程
阻抗，按照EIA / JESD51
1–layer
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
11/30/04, v.3.1
半导体联盟
20第4页
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
