2005年9月
1.4版
引脚配置
CLKIN
MRA
SR1
VSS
1
2
8
7
P2040C
VDD
SR0
MODOUT
SSON ＃
P2040C
3
4
6
5
引脚说明
针＃
1
2
3
4
5
6
7
8
针
名字
CLKIN
MRA
SR1
VSS
SSON ＃
MODOUT
SR0
VDD
TYPE
I
I
I
P
I
O
I
P
描述
外部参考频率输入。连接到外部产生的基准信号。
用数字逻辑输入选择调制速率。该引脚具有内部上拉电阻。
数字逻辑输入来选择传播范围。该引脚具有内部上拉电阻。
地面到整个芯片。连接到系统地。
数字逻辑输入，用来使扩频功能（低电平有效） 。扩频
功能启用时低，时禁用高。该引脚具有内部上拉电阻低。
扩频时钟输出。
数字逻辑输入来选择传播范围。该引脚具有内部上拉电阻。
电源为整个芯片。
调制选择（商业） - 表1
MRA
0
0
0
0
1
1
1
1
SR1
0
0
1
1
0
0
1
1
SR0
0
1
0
1
0
1
0
1
传播范围
54MHz
±1.4%
±2.0%
±1.1%
±1.8%
±1.3%
±2.2%
±1.4%
±2.1%
65MHz
±1.2%
±1.9%
±0.9%
±1.5%
±1.3%
±2.1%
±1.3%
±2.1%
81MHz
±1.0%
±1.6%
±0.5%
±1.0%
±1.3%
±2.1%
±1.4%
±2.1%
140MHz
±0.6%
±1.0%
±0.3%
±0.54%
±1.25%
±2.0%
±1.2%
±1.9%
162MHz
±0.4%
±0.8%
±0.3%
±0.4%
±1.1%
±1.8%
±0.9%
±1.4%
调制速率
（ FIN / 80 ） * 62.49KHz
（ FIN / 80 ） * 62.49KHz
（ FIN / 80 ） * 62.49KHz
（ FIN / 80 ） * 62.49KHz
（ FIN / 80 ） * 20.83KHz
（ FIN / 80 ） * 20.83KHz
（ FIN / 80 ） * 20.83KHz
（ FIN / 80 ） * 20.83KHz
液晶面板降低EMI IC
注意：本文档中的信息如有更改，恕不另行通知。
2 9
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
