2005年8月
REV 1.3
引脚配置
CLKIN
CP0
CP1
VSS
1
2
3
4
8
7
6
5
P2042A
VDD
SR0
MODOUT
SSON ＃
P2042A
引脚说明
针＃
1
2
3
4
5
6
7
8
针
名字
CLKIN
CP0
CP1
VSS
SSON ＃
MODOUT
SR0
VDD
TYPE
I
I
I
P
I
O
I
P
描述
外部参考频率输入。连接到外部产生的基准信号。
用数字逻辑输入选择电荷泵电流。该引脚具有内部上拉
电阻器。
请参阅调制选型表。
用数字逻辑输入选择电荷泵电流。该引脚具有内部上拉
电阻器。
请参阅调制选型表。
地面到整个芯片。连接到系统地。
数字逻辑输入，用来使扩频功能（低电平有效） 。传播
频谱功能启用时低，时禁用高。
该引脚具有内部上拉电阻低。
扩频时钟输出。
数字逻辑输入来选择传播范围。该引脚具有内部上拉电阻。
电源为整个芯片
调制选择
CP0
0
0
0
0
1
1
1
1
CP1
0
0
1
1
0
0
1
1
SR0
0
1
0
1
0
1
0
1
传播范围（ ± ％ ）
32.5MHz
0.56
1.94
1.36
1.92
1.24
1.91
0.91
1.47
54MHz
1.05
1.68
1.05
1.68
0.81
1.29
0.45
0.71
65MHz
1.00
1.56
1.00
1.56
0.66
1.02
0.34
0.54
81MHz
0.98
1.48
0.92
1.48
0.40
0.74
0.05
0.36
108MHz
0.80
1.22
0.67
1.06
0.27
0.43
0.15
0.21
调制速率
（千赫）
（ FIN / 40 ） * 62.49
千赫
液晶面板降低EMI IC
注意：本文档中的信息如有更改，恕不另行通知。
2第8
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
