TriMatrix存储器
TriMatrix存储器架构，可实现流水线RAM由
注册的输入和输出信号到RAM块。所有
TriMatrix存储器块输入注册提供同步
写周期。在同步操作中，存储块产生其
自己的自定时选通写使能（ WREN）信号从全球衍生
或区域的时钟。与此相反，一个电路使用异步RAM的绝
生成的RAM
雷恩
信号，同时确保它的数据和地址
信号满足建立和保持相对时间规范
雷恩
信号。输出寄存器可被绕过。流通读数
可能在M512和M4K RAM块的简单双端口模式
时钟的读使能和读地址寄存器的时钟负
边缘绕过输出寄存器。
两个单端口存储器块可以在一个单一的M4K来实现
只要方框为每两个独立的块尺寸是等于或小于
超过一半的M4K块大小。
Quartus II软件自动实现了更大的内存
结合多个TriMatrix存储器模块。例如，两个
256× 16位的内存块可以被组合以形成一个256× 32位的RAM
块。使用的内存性能不降低的内存块
在一个存储器块中可用的字的最大数目。合乎逻辑的
比语言使用的最大使用数量较少的内存块
物理块中的平行的，从而消除了任何外部的控制逻辑，其
会增加延迟。要创建一个更大的高速内存块时，
Quartus II软件自动结合LE内存块
控制逻辑。
明确的信号
当施加到输入寄存器，异步清除信号为
的TriMatrix嵌入式存储器立即清除输入寄存器。
然而，存储块的输出没有显示，直到特效
在下一个时钟边沿。当施加到输出寄存器，异步
明确的信号，清除输出寄存器和影响可见
马上。
奇偶校验位支持
存储器块支持的奇偶校验位的每个字节。奇偶校验位，
随着内部LE逻辑，可以实现奇偶校验错误
检测，以确保数据的完整性。您还可以使用奇偶校验大小的数据字
来存储用户指定的控制位。在M4K和M - RAM块，字节
允许，也可用于数据输入在写操作期间屏蔽。
2–24
Stratix器件手册，卷1
Altera公司。
2005年7月
ALTERA [ ALTERA CORPORATION ]
