的Stratix GX FPGA系列
2004年12月版。 2.2
数据表
介绍
了Stratix
®
GX系列器件是Altera的第二个FPGA系列
结合高速串行收发器具有可扩展，高性能
逻辑阵列。 Stratix GX器件包括4至20的高速收发器
通道，每个通道包含时钟数据恢复（CDR）技术和
以每达到3.1875千兆比特的数据传输速率嵌入式SERDES功能
秒（Gbps ） 。这些收发器是由四通道的分组
收发器模块，以及被设计用于低功耗和
小的芯片尺寸。了Stratix GX FPGA技术是建立在了Stratix
体系结构，并提供1.5 V逻辑阵列具有无与伦比的性能，
柔韧性，以及时间到市场的能力。这种可扩展的，
高性能的架构使得Stratix GX器件非常适用于
高速底板接口，芯片到芯片和通信
协议桥接应用。
■
特点
收发器模块的功能如下：
●
高速串行收发器通道，提供CDR
500兆比特每秒（ Mbps）的，以3.1875 Gbps的全双工
手术
●
器件具有4,8 ，16或20的高速串行
收发器通道提供高达全双工127.5 Gbps的
串行带宽
●
支持基于收发器的协议，包括万兆
以太网附加单元接口（XAUI ） ，千兆位以太网
（千兆以太网）和SONET / SDH
●
兼容的PCI Express ， SMPTE 292M ，光纤通道和
串行RapidIO的I / O标准
●
可编程差分输出电压（V
OD
） ，预加重，
和改进的信号完整性的均衡设置
●
单个发射器和接收器通道关断
能力通过在Quartus自动执行
®
II
非操作时的软件，可降低功耗
●
可编程收发器到FPGA的接口与支持
8位，10位，16位和20位宽的数据通路
●
1.5 -V的伪电流模式逻辑（ PCML ）为500 Mbps至
3.1875 Gbps的
●
支持LVDS ， LVPECL和3.3 -V PCML的参考
时钟和接收器的输入引脚（交流耦合）
●
内置自测试（ BIST ）
●
热插入/移除保护电路
Altera公司。
DS-STXGX-2.2
1
初步
ALTERA [ ALTERA CORPORATION ]
