APEX 20K可编程逻辑器件系列数据手册
逻辑元件
在LE ,在APEX 20K架构逻辑的最小单元,结构紧凑
并提供了有效的逻辑使用。每个LE包含一个4输入LUT ,
这是一个函数发生器,它可迅速地实现的任何功能
四个变量。此外,每个LE包含一个可编程寄存器和
携带和级联链。每个LE驱动局部互连, MegaLAB
互连和FastTrack网络互连路由结构。看
图5中。
图5. APEX 20K逻辑单元
注册绕道
LAB-宽
LAB-宽
同步同步
负载
明确
级联式
送修
PACKED
寄存器选择
可编程
注册
为了FastTrack网络互连,
MegaLAB互连,
或本地互连
data1
data2
data3
data4
查询
表
( LUT)的
携带
链
级联
链
同步
负载&清除
逻辑
PRN
D
Q
ENA
CLRN
为了FastTrack网络互连,
MegaLAB互连,
或本地互连
labclr1
labclr2
片宽
RESET
异步
清除/预设/
加载逻辑
时钟&
时钟使能
SELECT
labclk1
labclk2
labclkena1
labclkena2
进位
级联输出
每个LE的可编程寄存器可以为D,T , JK或SR配置
操作。该寄存器的时钟和明确的控制信号可以通过驱动
全局信号,通用I / O引脚,或任何内部逻辑。为
组合功能时,寄存器被旁路,的输出
LUT的驱动LE的输出。
Altera公司。
13